[发明专利]成膜方法、前处理装置和处理系统

说明书

技术领域

本发明涉及在形成于半导体晶片等的被处理体的表面的具有凹部的由low-k膜构成的绝缘膜内形成含有Mn的薄膜。

背景技术

通常，制造半导体设备时，对半导体晶片反复进行成膜处理、图案蚀刻处理等的各种处理，制造所期望的设备，但是由于对半导体设备的进一步高集成化和高细微化的要求，线宽和孔径日益微细化。作为配线材料和埋入沟槽、孔穴等的凹部内的材料，由于需要通过各种尺寸的细微化而进一步减小电阻，因此倾向使用电阻抗非常小并且便宜的铜(参照日本特开2004-107747号公报)。作为该配线材料和埋入材料使用铜时，考虑到铜向其下层的扩散阻挡性能等，通常使用钽金属(Ta)或钽氮化膜(TaN)等作为阻挡层。

为了用铜埋入上述凹部内，首先，在等离子体溅射装置内，在包括该凹部内的壁面整体的晶片表面整面形成由铜膜构成的薄的晶种膜，接着，对晶片表面整体实施铜镀处理，由此，完全埋入凹部内。其后，通过CMP(Chemical Mechanical Polishing，化学机械抛光)处理等进行研磨处理而除去晶片表面的多余的铜薄膜。

关于这点，参照图13进行说明。图13是表示半导体晶片的凹部的现有的埋入工序的图。在该半导体晶片W形成的例如由SiO2膜构成的层间绝缘膜等的绝缘层1的表面，通过单镶嵌结构(Single Damascene结构)、双镶嵌结构(Dual Damascene结构)、三维空间安装结构等，形成与通孔、透孔、槽(trench)等对应的凹部2，在该凹部2的底部，例如由铜构成的下层的配线层3以露出的状态形成。

具体而言，该凹部2由形成为细长的截面凹状的槽(trench)2A和在该槽2A的底部的一部分形成的孔2B构成，该孔2B为通孔或透孔。在该孔2B的底部，上述配线层3露出，进行与下层的配线层、晶体管等的元件的电连接。此外，关于下层配线层、晶体管等的元件省略图示。上述凹部2随着设计规则的微细化，其宽度或内径例如为120nm左右的非常小的程度，纵横比例如为2～4左右。此外，关于防扩散膜和蚀刻停止膜等省略图示，仅简单记载形状。

在该半导体晶片W的表面，包括上述凹部2内的内面，通过等离子体溅射装置预先形成略均一的例如由TaN膜和Ta膜的叠层结构形成的阻挡层4(参照图13(A))。接着，通过等离子体溅射装置，横跨包括上述凹部2内的表面的晶片表面整体，形成薄的由铜膜构成的晶种膜6作为金属膜(参照图13(B))。对上述晶片表面实施铜镀处理，由此，以例如铜膜构成的金属膜8埋入上述凹部2内(参照图13(C))。其后，使用上述CMP处理等进行研磨处理，除去上述晶片表面的多余的金属膜8、晶种膜6和阻挡层4。

以进一步提高上述阻挡层的可靠性为目标进行了各种开发，其中，代替上述Ta膜或TaN膜，使用Mn膜或CuMn合金膜的自动形成阻挡层备受瞩目(参照日本特开2005-277390号公报)。该Mn膜、CuMn合金膜通过溅射形成，并且该Mn膜、CuMn合金膜自身为晶种膜，因此，在该上方能够直接形成Cu镀层，在镀膜后实施退火，自动调整与作为下层绝缘膜的SiO₂层反应，在该SiO₂层和Mn膜、CuMn合金膜的边界部分形成MnSixOy(x、y：任意的正数)膜，或者Mn与SiO₂层的氧反应而生成的锰氧化物MnOx(x：任意的正数)膜这样的阻挡膜，因此，具有能够减少制造工序数这样的优点。此外，锰氧化物根据Mn的价数，存在MnO、Mn₃O₄、Mn₂O₃、MnO₂等种类，但是在本说明书中，将这些统称记作MnOx。另外，也研究了利用CVD法进行的MnSixOy膜或者MnOx膜的成膜，CVD法与溅射法相比，对微细的线宽和孔径能够以良好的高差覆盖性进行膜的堆积(参照日本特开2008-013848号公报)。

但是，最近，由于半导体装置的进一步高速动作的要求，寻求进一步降低层间绝缘膜的相对介电常数，根据这样的要求，作为层间绝缘膜的材料，从由TEOS形成的硅氧化膜，研究了使用例如由含有甲基等的有机基的SiOC、SiCOH等构成的Low-k膜作为相对介电常数低的材料。这里，使用上述TEOS形成的硅氧化膜的相对介电常数为4.1左右，SiOC的相对介电常数为3.0左右。但是，作为层间绝缘膜使用Low-k膜时，存在以下问题：即使通过CVD法在包括该凹部内的露出面的相对介电常数低的层间绝缘膜的表面实施含Mn膜的成膜处理，几乎不会堆积MnOx膜，无法形成阻挡层。