[发明专利]半导体器件

权利要求书

1.一种半导体器件，包含：

存储器单元阵列，其中多个存储器单元至少布置成一行，其中

存储器单元具有

存储器件，其具有根据流动的电流而可变的电阻值，以及

多个单元晶体管，其串联连接至存储器件，并且彼此并行地连接。

2.如权利要求1所述的半导体器件，包含：

多条存取线，其以每个存储器单元中的多个单元晶体管中的至少一个能够与其它单元晶体管独立地导通/截止的形式连接至每个单元晶体管的栅极。

3.如权利要求2所述的半导体器件，包含：

用于多个存储器单元布置成一行的情况下的每个存储器单元和用于多个存储器单元布置成多行×多列的情况下的每列，第一电流路径，相对大的第一电流通过该第一电流路径流向存储器件，以及第二电流路径，相对小的第二电流通过该第二电流路径流向存储器件，并且还包含：

控制电路，其控制每个存储器单元中包括的多个单元晶体管的导通/截止，使得在每个存储器单元中，第二电流流过第二电流路径时导通的单元晶体管的数目小于第一电流流过第一电流路径时导通的单元晶体管的数目。

4.如权利要求3所述的半导体器件，其中

每个存储器单元包括一个第一单元晶体管和一个第二单元晶体管作为所述多个单元晶体管，

在每个存储器单元中，所述控制电路在使第一电流流向存储器件的情况下导通第一单元晶体管，在使第二电流流向存储器件的情况下同样导通第一单元晶体管，并且

在每个存储器单元中，所述控制电路在使第一电流流向存储器件的情况下导通第二单元晶体管，在使第二电流流向存储器件的情况下截止第二单元晶体管。

5.如权利要求4所述的半导体器件，其中，

所述多条存取线包括

一条第一存取线，其连接至一行中的每个存储器单元中包括的第一单元晶体管的栅极，以及

一条第二存取线，其连接至一行中的每个存储器单元中包括的第二单元晶体管的栅极，并且其中

控制电路通过将第一控制信号输入至第一存取线并且将由第一控制信号和第二控制信号生成的第三控制信号输入至第二存取线，控制第一单元晶体管和第二单元晶体管的导通/截止。

6.如权利要求3所述的半导体器件，其中

每个存储器单元包括一个第一单元晶体管和多个第二单元晶体管作为所述多个单元晶体管，

在每个存储器单元中，所述控制电路在使第一电流流向存储器件的情况下导通第一单元晶体管，在使第二电流流向存储器件的情况下同样导通第一单元晶体管，并且

在每个存储器单元中，所述控制电路在使第一电流流向存储器件的情况下导通所有的第二单元晶体管，在使第二电流流向存储器件的情况下仅导通作为多个第二单元晶体管中的一部分的一个或多个单元晶体管。

7.如权利要求6所述的半导体器件，其中，

所述多条存取线包括

一条第一存取线，其连接至一行中的每个存储器单元中包括的第一单元晶体管的栅极，以及

多条第二存取线，其每一条均针对每个存储器单元逐一连接至一行中的每个存储器单元中包括的多个第二单元晶体管中每一个的栅极，并且其中

控制电路通过将第一控制信号输入至第一存取线并且将由第一控制信号和第二控制信号生成的第三控制信号输入至多条第二存取线，控制第一单元晶体管和多个第二单元晶体管的导通/截止。

8.如权利要求2所述的半导体器件，其中存储器件是电阻值能够根据流动的电流不可逆地变化的电熔丝器件。