[发明专利]P型半导体器件

说明书

技术领域

本发明涉及p型半导体器件。其特别地涉及p型场效应晶体管。

背景技术

为了产生对逻辑电路的改进，期望的是产生在较高频率和较低功率下工作的器件结构，特别是场效应晶体管（FET）。用于数字电路设计的标准架构是CMOS。为了实现CMOS电路，要求n-FET（以电子为载流子）和p-FET（以空穴为载流子）两者。

常规CMOS设计在很大程度上是基于Si半导体技术。对于n-FET而言，已经使用 InSb作为半导体实现了非常高的操作频率和低操作功率。在此系统中，在诸如GaAs的适当基底上生长一层Al_xIn_1-xSb，并在其上面生长InSb的薄器件层。在该器件层上生长将提供电子的被小Al_xIn_1-xSb隔离层与其分离的施主层。器件被适当地的层（再次地Al_xIn_1-xSb）覆盖，以将载流子约束在器件层区域中，该器件层区域形成量子阱。对于具有Al_xIn_1-xSb的组分的区域而言，x的值对于不同的区域可以不同。InSb具有非常高的电子迁移率，并且已经实现了极好的结果——已经产生了具有350 GHz工作速度和0.5 V的工作电压的n-FET。

应变InSb量子阱结构也适合于在p-FET中使用。在InSb与Al_xIn_1-xSb之间存在晶格失配，其导致量子阱中的压缩应变和因此的良好的空穴迁移率。已经实现了具有明显比常规Si或其它III-V半导体系统高的跨导和截止频率的p-FET。然而，用p型应变InSb量子阱场效应晶体管（QWFET)可实现的性能不可与对于n型QWFET而言可实现的相比。

还已调查了其它系统以产生适合于在CMOS逻辑中使用的高速p沟道器件——这些系统包括SiGe、Ge、InGaSb和碳纳米管。这些系统中目前没有一个提供了产生具有可与n型锑化铟QWFET的性能相比的性能的p-FET的途径。

因此期望的是产生具有p沟道性质的器件结构，其允许在具有可与用n型InSb QWFET可实现的相比且与之兼容的低功率和高频率性能的p-FET中使用。这将允许在公共基底上生长高性能p型和n型QWFET的形成物，允许以低功率消耗实现CMOS逻辑。

发明内容

因此，在第一方面，本发明提供了一种半导体器件，包括：有源层，其包括小于20nm厚的一层α-Sn；以及在有源层下面的第一约束层，其中，第一约束层由具有比α-Sn宽的能带隙的一种或多种材料形成，其中，α-Sn与所述一种或多种材料之间的价带偏移允许约束有源层中的载流子，使得有源层充当量子阱。

半导体器件通常是p型半导体器件。优选地，半导体器件是晶体管或用于晶体管的前体结构。更优选地，半导体器件是场效应晶体管或其前体结构。更优选地，半导体器件是p型场效应晶体管或用于p型场效应晶体管的前体结构。

α-Sn具有极高的空穴迁移率——被报告为2400cm²/Vs，约为InSb的两倍——并且已被本发明人认为特别适合于在QWFET中使用，因为其晶体性质与InSb的那些类似。因此其特别适合于在其中载流子是空穴且其中有源层形成p沟道的有源层中使用。

如果不存在将有源层的另一侧毗邻至邻近于第一约束层的一侧的层，则此结构将起作用。有利地，在有源层的该侧可以存在第二约束层，其由与第一约束层相同类型的材料形成。

如果将此类有源层置于压缩应变下，则增强其p沟道性质。有利地，在有源层与第一约束层和第二约束层中的至少一个之间存在至少1%的应变。这可以通过用α-Sn层代替常规InSb器件结构中的InSb来实现。在这种情况下，第一约束层和第二约束层中的至少一个包括三元III-V半导体，优选地一者或两者是Al_xIn_1-xSb，x通常在0.1与0.6之间且更优选地在0.30与0.45之间。其它可能的三元III-V半导体是InGaSb和/或AIGaSb。

第一约束层可以是有源层与基底之间的缓冲层。基底（其优选地是GaAs或Si）可以相对于晶面被斜切（miscut）以防止当在IV族层上生长III-V层时产生反相畴边界。有源层可以包含达到2%的掺杂剂——优选地Si或Ge——以使α-Sn层针对到β-Sn的相变稳定化。