[发明专利]动态系统重新配置

说明书

技术领域

本发明总体上涉及动态系统重新配置。

背景技术

随着引入能够构建大型多处理器(MP)系统(例如，具有128个插座)的可伸缩快速通道互联(QPI)服务器，系统的重新配置变得非常复杂。存储器控制器被集成到每个处理器插座中。此外，在未来，其他部件(例如IO根复合体、IO设备……)可能被集成到一个或更多处理器插座中。这进一步增加了地址路由的复杂性。诸如处理器热插拔和输入/输出中心(IOH)热插拔、存储器迁移、CPU迁移……等的可靠性、可用性和可服务性(RAS)特征被添加到特征列表。在该附加的复杂性和新特征的情况下，在硬件中实现动态系统重新配置解决方案是非常复杂的并且开发和验证非常昂贵。

目前使用系统管理中断(SMI)实现RAS操作(尤其是在运行时影响系统重新配置的操作)，其中，SMI汇集所有的处理器，执行QPI代理(例如处理器，IOH等)的停顿(quiesce)，并且对系统配置(例如QPI路由、地址解码器等)进行重新编程。然而，不管QPI互连的链路特性如何，都必须原子地进行对所有QPI代理(处理器，IO中心……)的改变以防止误路由的数据业务。当该重新配置由自身在一致性存储器外部执行的SMI代码执行时，这会引起特殊挑战，所述SMI代码在一致性存储器外部执行在QPI路由改变期间是不能容忍的。还要注意，SMI操作是对OS(操作系统)透明的，并且因此需要将SMI延迟保持最小(通常为数百微秒的量级)以进行可靠的系统操作。

附图说明

通过下面给出的详细描述和本发明的一些实施例的附图将更全面地理解本发明，然而，这些详细描述和附图不应当用于将本发明限制到所描述的特定实施例，而是仅用于解释和理解。

图1说明了根据本发明的一些实施例的系统。

图2说明了根据本发明的一些实施例的系统。

图3说明了根据本发明的一些实施例的系统。

图4说明了根据本发明的一些实施例的流程。

图5说明了根据本发明的一些实施例的流程。

图6说明了根据本发明的一些实施例的流程。

图7说明了根据本发明的一些实施例的流程。

图8说明了根据本发明的一些实施例的系统。

图9说明了根据本发明的一些实施例的系统。

图10说明了根据本发明的一些实施例的流程。

图11说明了根据本发明的一些实施例的流程。

具体实施方式

本发明的一些实施例涉及动态系统重新配置。

图1说明了根据一些实施例的系统100。在一些实施例中，系统100包括多个处理器和/或中央处理单元(CPU)，包括例如CPU0 102、CPU1 104、CPU2 106和CPU3 108。在一些实施例中，系统100附加地包括多个存储器，包括例如存储器112、存储器114、存储器116和存储器118。在一些实施例中，处理器102、104、106和108的每一个具有存储器控制器。在一些实施例中，系统100附加地包括一个或多个输入/输出中心(IOH)，包括例如IOH0 122和IOH1 124。在一些实施例中，IOH1 124耦合到快速PCI总线132和/或快速PCI总线134，和/或IOH0 122耦合到快速PCI总线136、快速PCI总线138和/或输入/输出控制器中心(ICH)140。在一些实施例中，处理器102、104、106和108以及IOH 122和IOH 124通过多个链路和/或互连耦合在一起。在一些实施例中，耦合处理器102、104、106和108以及IOH0 122和IOH1 124的链路和/或互连是多个一致性链路，例如在一些实施例中，是快速通道互联(QPI)链路和/或多个通用系统接口(CSI)链路。

在一些实施例中，系统100是四插座基于QPI的系统。在一些实施例中，使用英特尔QPI链路连接QPI部件(例如，处理器插座和/或I/O中心)并且通过英特尔QPI端口控制QPI部件。在一些实施例中，使用源地址解码器(SAD)和路由器(RTA)来使得能够在QPI部件之间进行通信。源地址解码器(SAD)解码对特定节点地址的带内地址访问。QPI路由器在QPI部件中路由业务以及将业务路由到其他QPI部件。

根据一些实施例，QPI平台需要系统中的所有源地址解码器和路由器被相同地编程以防止业务的误路由。在引导操作期间，可以在任何控制被移交给操作系统(OS)之前在基本输入/输出系统(BIOS)中完成该编程。