[发明专利]半导体基板及其制造方法、电子器件及其制造方法

权利要求书

1.一种半导体基板，其具备：

具有向硅导入了杂质原子的杂质区域的基底基板；

与所述杂质区域相接地设置的多个晶种体；以及

与各个对应的晶种体相接地设置并与所对应的所述晶种体分别晶格匹配或准晶格匹配的多个化合物半导体。

2.如权利要求1所述的半导体基板，还具备阻碍体，所述阻碍体被设置于所述基底基板上且设有使所述杂质区域的至少一部分露出的多个开口，

所述多个晶种体的每一个被设置于所述多个开口各自的内部，

所述阻碍体阻碍所述多个化合物半导体的结晶生长。

3.如权利要求1所述的半导体基板，其中，

所述基底基板具有以硅原子为主成分的硅区域，

所述杂质区域在所述基底基板的内部与所述硅区域相接。

4.如权利要求1所述的半导体基板，其中，

所述基底基板具有包含第1传导型的杂质原子的第1传导型杂质区域，

所述杂质区域具有第2传导型高浓度杂质区域，所述第2传导型高浓度杂质区域含有浓度高于所述第1传导型杂质区域中的所述第1传导型的杂质原子浓度且与所述第1传导型相反的传导型的第2传导型的杂质原子。

5.如权利要求4所述的半导体基板，其中，在所述第1传导型杂质区域和所述第2传导型高浓度杂质区域之间还具有第2传导型低浓度杂质区域，所述第2传导型低浓度杂质区域含有低于所述第2传导型高浓度杂质区域的浓度的所述第2传导型的杂质原子。

6.如权利要求1所述的半导体基板，其中，所述杂质区域从所述基底基板的与所述多个晶种体相接的表面形成到与所述表面相反侧的面。

7.如权利要求1所述的半导体基板，其中，所述多个晶种体的每一个含有C_xSi_yGe_zSn_1-x-y-z，式中，0≤x＜1、0≤y≤1、0≤z≤1、且0＜x+y+z≤1。

8.如权利要求1所述的半导体基板，其中，所述基底基板为Si基板或SOI基板。

9.如权利要求1所述的半导体基板，其中，所述杂质区域中的电阻率为0.0001Ω·cm以上、1Ω·cm以下。

10.如权利要求2所述的半导体基板，其中，还具有将所述多个化合物半导体的至少一种化合物半导体作为晶核在所述阻碍体上进行横向生长的横向生长化合物半导体。

11.一种电子器件，具备：

设置在权利要求1所述的半导体基板的所述多个化合物半导体中的至少一个化合物半导体上的化合物半导体元件，

所述化合物半导体元件具有多个端子，

所述多个端子中的至少一个端子经由与设有所述化合物半导体元件的所述化合物半导体相接的至少一个所述多个晶种体而与所述杂质区域电性耦合。

12.如权利要求11所述的电子器件，具备：

设置于所述多个化合物半导体中的第1化合物半导体上的第1化合物半导体元件；和

设置于所述多个化合物半导体中的与所述第1化合物半导体不同的第2化合物半导体上的第2化合物半导体元件，

所述第1化合物半导体元件的所述多个端子中的至少一个端子和所述第2化合物半导体元件的所述多个端子中的至少一个端子，经由所述杂质区域电性耦合。

13.如权利要求11所述的电子器件，其中，

设置于所述多个化合物半导体的所述化合物半导体元件的至少一个是异质结双极晶体管，

所述异质结双极晶体管的集电极经由所述多个晶种体中的至少一个而与所述杂质区域电性耦合。

14.如权利要求11所述的电子器件，其中，

设置于所述多个化合物半导体的所述化合物半导体元件的至少一个是异质结双极晶体管，

所述异质结双极晶体管的发射极经由所述多个晶种体的至少一个而与所述杂质区域电性耦合。