[发明专利]具有取代栅极结构的场效应晶体管及其制造方法

说明书

技术领域

本发明涉及场效应晶体管(FET)的取代栅极结构及其制造方法，更具体地，本发明涉及多栅极场效应晶体管取代栅极结构以及用以制造该多栅极场效应晶体管取代栅极结构的方法。

背景技术

多栅极场效应晶体管(MUGFET，MULTI-GATE FET)为金属氧化物半导体场效应晶体管(MOSFET)中的一族，其中使用了多于一个的栅极接触以控制输出电流。目前已知多栅极场效应晶体管与单栅极金属氧化物半导体场效应晶体管相比，对于沟道有更优秀的栅极控制。举例而言，在多栅极装置中，该沟道被几个栅极在多个表面上包围，而允许有效地抑制“关闭状态”(OFF-STATE)漏电流。多个栅极也允许了增强“开启“状态电流(亦称为驱动电流)。这些优势意味着较低的功耗以及优选的装置性能。

多栅极场效应晶体管是开发以生产更小的微处理器以及存储器单元的策略之一。事实上，许多制造商预估多栅极场效应晶体管技术会是亚32纳米技术的基石。而其广泛应用的主要障碍则是其制造能力，因为平面与非平面设计都有着工艺上的挑战。这些挑战可包括光刻以及图案化工艺，以及所生成的高寄生S/D电阻。

多栅极场效应晶体管可具有多种不同的建构方式。举例而言，多栅极场效应晶体管可为平面或非平面装置。然而，在如32纳米的尺寸之下，平面晶体管被预期会遭受不期望的短沟道效应，特别是“关闭状态”漏电流。这些关闭状态漏电流会增加该装置所需要的空转功率。另一方面，非平面装置则比已知的平面晶体管更为紧凑，而允许了更高的晶体管密度，这意味着更小的整体微电子装置。然而，欲将非平面多栅极场效应晶体管集成入常规半导体工艺的挑战例如包括：薄硅“鳍”的制造、以及在该鳍的多个侧边制造匹配的栅极。而且，在常规的多栅极场效应晶体管元件中，在各鳍状结构之间有大电容，而可能降低性能特征。

因此，在该领域中有需要克服上述缺点以及限制。

发明内容

在本发明的一方面中，提供一种制造结构的方法，其包括在多个有源区域附近形成暂时间隙壁栅极，并沉积介电材料于所述暂时间隙壁栅极之上，包括位于该多个有源区域之间的位置。该方法还包括蚀刻部分的该介电材料以暴露所述暂时间隙壁栅极，以及移除所述暂时间隙壁栅极，在所述有源区域与该介电材料的剩余部分之间留下空间。该方法附加包括用栅极材料填充所述有源区域之间以及位于该介电材料的剩余部分之上的空间。

在本发明的一方面中，提供一种制造多栅极场效应晶体管的方法，其包括：在基板上形成多个有源区域；在每一该有源区域附近形成牺牲间隙壁栅极；沉积介电材料于该牺牲间隙壁栅极之上；过度蚀刻该介电材料以在该介电材料中形成开口、并暴露该牺牲间隙壁栅极；蚀刻该牺牲间隙壁栅极以在多个有源区域的每一各以及该介电材料之间形成空间，且在该过度蚀刻之后，该介电材料保留于该多个有源区域的每一各之间；以及沉积栅极材料于所述空间以及该开口之中。

在本发明的一方面中，提供一种多栅极场效应晶体管结构，其包括双金属镶嵌取代栅极结构，该栅极结构具有下部与上部。该下部的栅极厚度为相邻有源装置之间的距离的约30％以下，且该上部横跨所述相邻有源装置。

在本发明的另一方面中，提供一种实施于机器可读介质中的一种设计结构，用于设计、制造或测试集成电路。该设计结构包括本发明的结构和/或方法。

附图说明

本发明在下面的详细说明书中通过本发明的示范性实施例的非限制性示例来描述，参考了多个附图。

图1-6显示根据本发明各方面的中间结构以及对应的工艺步骤。

图7显示根据本发明各方面的最终结构以及对应的工艺步骤。

图8为用于半导体设计、制造、和/或测试中所使用的设计的流程图。

具体实施方式

本发明涉及一种场效应晶体管(FET)的取代栅极结构以及其制造方法，更具体地，本发明涉及多栅极场效应晶体管(MUGFET)取代栅极结构以及用以制造该多栅极场效应晶体管取代栅极结构的方法。在实施中，该制造方法包括双金属镶嵌(DUAL DAMASCENE)多栅极场效应晶体管取代栅极。有利地，形成该结构的方法允许了多栅极场效应晶体管的相邻鳍的栅极到栅极包箍，而且减少栅极对源极/漏极(S/D)电容。该外，本发明的结构与常规元件相比，在源极/漏极区域具有较低的电容。本发明也形成非平面结构，其跨着多栅极场效应晶体管的鳍。