[发明专利]非易失性存储单元的预测性预加热

权利要求书

1.一种方法，包括：

将一逻辑状态写至与第一块地址关联的未调节的非易失性第一存储单元；以及

在写步骤同时将热预调节施加于非易失性第二存储单元，所述第二存储单元关联于响应所述第一块地址而选择的第二块地址。

2.如权利要求1所述的方法，其特征在于，所述第一和第二存储单元配置在由多个存储单元行和列构成的阵列中，其中所述第一存储单元设置在第一行和第一列上，而所述第二存储单元设置在不同的第二行和不同的第二列上。

3.如权利要求1所述的方法，其特征在于，还包括接收写命令以将所述逻辑状态写至所述第一块地址的第一存储单元，并使用所述第一块地址来标识所述第二块地址以预测所述第二存储单元的后继写命令的将来接收。

4.如权利要求1所述的方法，其特征在于，所述第一存储单元形成第一可寻址存储器块的一部分，所述第一可寻址存储器块具有所述第一块地址并包括第一多个相邻存储单元，其中所述写步骤包括将选定的逻辑状态写入所述第一多个相邻存储单元中的每一个，所述第二存储单元形成第二可寻址存储器块的一部分，所述第二可寻址存储器块具有所述第二块地址并包括第二多个相邻存储单元，并且所述预调节步骤包括将热预调节电流施加于所述第二多个相邻存储单元中的每一个。

5.如权利要求4所述的方法，其特征在于，所述第一存储器块沿数据存储阵列的第一行设置，而所述第二存储器块沿所述数据存储阵列的不同的第二行设置。

6.如权利要求4所述的方法，其特征在于，所述第一块地址被特征化为块地址N，并且所述第二块地址被特征化为块地址N+1。

7.如权利要求1所述的方法，其特征在于，所述第一和第二存储单元特征化为数据高速缓存器中的存储单元，而所述第一块地址特征化为数据高速缓存器的第一高速缓存行N，而所述第二块地址特征化为所述数据高速缓存器的第二高速缓存行N-1。

8.如权利要求1所述的方法，其特征在于，所述同时施加的热预调节步骤导致所述第二存储单元温度升高，并且所述方法还包括在所述第二存储单元保持所述升高温度的同时在所述同时施加步骤之后将第二逻辑状态写至所述第二存储单元。

9.如权利要求1所述的方法，其特征在于，还包括使用定时机制在预定时间间隔结束时中断所述热预调节对所述第二存储单元的进一步施加。

10.如权利要求9所述的方法，其特征在于，所述使用步骤包括提供电阻器-电容器(RC)电路并使用所述RC电路的电压衰弱来指示所述预定时间间隔的结束。

11.一种装置，包括控制电路、与第一块地址关联的未调节非易失性第一存储单元以及与第二块地址关联的未调节第二非易失性存储单元，其中所述控制电路配置成将一逻辑状态写至所述第一存储单元，同时一并将热预调节施加至所述第二存储单元，响应所述第一块地址来选择所述第二存储单元以作所述热预调节。

12.如权利要求11所述的装置，其特征在于，所述第一和第二存储单元配置在由多个存储单元行和列构成的阵列中，其中所述第一存储单元设置在第一行和第一列上，而所述第二存储单元设置在不同的第二行和不同的第二列上。

13.如权利要求11所述的装置，其特征在于，所述控制电路进一步配置成接收写命令以将所述逻辑状态写至所述第一块地址的第一存储单元，并使用所述第一块地址来标识所述第二块地址以预测所述第二存储单元的后继写命令的将来接收。

14.如权利要求11所述的装置，其特征在于，所述第一存储单元形成第一可寻址存储器块的一部分，所述第一可寻址存储器块具有所述第一块地址并包括第一多个相邻存储单元，其中所述控制电路引导将选定的逻辑状态写入所述第一多个相邻存储单元中的每一个，所述第二存储单元形成第二可寻址存储器块的一部分，所述第二可寻址存储器块具有所述第二块地址并包括第二多个相邻存储单元，并且所述控制电路引导将热预调节电流施加于所述第二多个相邻存储单元中的每一个。

15.如权利要求14所述的装置，其特征在于，所述第一存储器块沿数据存储阵列的第一行设置，而所述第二存储器块沿所述数据存储阵列的不同的第二行设置。