[发明专利]半导体材料薄层的形成

说明书

技术领域

本发明涉及形成半导体材料薄层的方法。

背景技术

由于Ge的相对稀缺性，使用块状Ge半导体衬底不可能容易满足未来对Ge基技术的需求。这在较大衬底晶片直径时尤为相关，对于该衬底晶片，每单位面积需要更厚的Ge来提供足够的机械强度。绝缘体上锗(GeOI)晶片提供了一种可行的替代物。仅仅需要少量的Ge材料(一般在0.001％～1％之间)就可以制造相当的晶片直径，并且有助于在静电学上和电子学上与提供的那些绝缘体上硅(SOI)相当。位于锗薄表面层和衬底本体之间的氧化物蚀刻终止层的存在还可以是其他技术如聚光光伏中的一个关键使然特征。

一种理想的GeOI衬底由牢固结合在氧化的硅晶片上的无缺陷Ge的薄均匀厚度层组成。然而，对于制造GeOI晶片，存在尚未解决的若干重大难题，这会导致成本高、材料品质差。以下描述了制造GeOI衬底的三种已知方法。

第一个已知的方法是使用自施主Ge晶片的层转移。层转移技术包括有公知的Smartcut(RTM)，其中出于形成分离平面的目的而使离子沉积在稍位于该施主Ge晶片的顶表面下方。使硅接收晶片的氧化表面与该施主晶片的顶表面结合。然后沿分离平面分离施主晶片和受主晶片，使得Ge的薄层保留在该氧化的硅上。受移Ge层的表面粗糙度要高于生产SOI晶片的类似技术获得的表面粗糙度，因而需要额外的抛光来消除这种会引起Ge层厚度不均的额外的粗糙度。这样使其难以生产出用于先进Ge CMOS应用(如其中需要全耗尽和部分耗尽器件)的具有所需厚度均匀性的超薄Ge层。另外，Ge施主晶片的成本较高，并且难以将Ge施主晶片的表面品质恢复到能够再使用的水平。

第二个已知方法是在硅施主晶片上外延生长SiGe梯度体(grade)，并且在该SiGe梯度体上外延生长Ge。然后将Ge层转移到氧化的硅受主晶片上。该方法是用来生产直径可达300mm的较大直径GeOI和SiGeOI晶片的另一常用方法。然而，生长在SiGe梯度体上的纯Ge膜的线位错密度(TDD)为10⁶cm^-2～10⁸cm^-2的数量级。这种缺陷水平会使Ge层内和在其上生长的任何后续层内的性能显著劣化。层转移后保留在施主晶片上的外延层的表面粗糙度需要通过抛光在使用后进行恢复，以实现新生长的Ge层的自发结合。带有中间CMP(化学机械抛光)阶段的Ge膜在全Si-Ge梯度体上的生长是缓慢且昂贵的。很难对从纯Ge膜转移到受主晶片上的受移SiGe梯度体的上层(Ge含量较高)进行选择性蚀刻。

第三种已知方法是以绝缘体上SiGe(SiGeOI)晶片开始，并使用Ge浓缩方法来获得GeOI晶片。氧化SiGe的薄层，使得Ge沿着氧化前锋推进，以在与隐埋绝缘氧化物层的边界处形成纯Ge。然后除去上覆材料。但是，有报道称用这种方法制造的GeOI晶片有高水平的位错缺陷。这些缺陷因原SiGeOI界面处的晶格常数与受移的SiGe相当而受到过程中应变松弛的驱动。尽管存在可疑的品质，但如今大部分直径超过150mm的GeOI晶片仍采用这种方法生产。

本发明试图解决相关现有技术中的这些和其他问题。

发明内容

本发明涉及形成GaAs或锗材料的层，所述层随后将转移到受主衬底上。锗材料可以例如是具有较小比例的硅的SiGe材料，该SiGe材料与GaAs基本晶格匹配。

本发明提供了一种形成锗材料或GaAs的薄膜或层的方法。例如，通过使用离子注入/分离或诸如Smartcut(RTM)等相似技术将一种上述材料的层转移到另一衬底上。可除去附着于受移层或剩余材料上的其他材料残余物，以留下通过选择性蚀刻使用GaAs/锗材料界面作为蚀刻终止物而露出的原始表面。

比如，通过在GaAs施主衬底上外延生长锗材料，并进行锗材料和部分残余GaAs到受主衬底上的层转移，本发明可以用来形成绝缘体上锗型衬底。由于GaAs/锗材料的边界起到针对选择性湿法蚀刻或类似方法的蚀刻终止物的作用，因而随后可除去残余GaAs。通过在Ge施主衬底上生长GaAs材料以及随后的等价步骤，可使用等价方法来形成绝缘体上GaAs型衬底。