[发明专利]使用同步整流方式的比较器方式DC-DC 转换器

权利要求书

1.一种使用同步整流方式的比较器方式DC-DC转换器，其具备：

电压变换部，其具有开关元件，通过根据控制信号来控制该开关元件，从而生成将输入电压进行了电压变换后的输出电压；和

控制部，其生成用于使上述电压变换部的上述输出电压稳定的上述控制信号，

上述控制部具有：

比较器，其检测上述电压变换部的上述输出电压小于基准电压的情况；

触发信号生成部，其在接收到最小截止时间信号之后、接收到来自上述比较器的输出信号时，生成触发信号；

DLL部，其生成使基准时钟延迟了基准延迟量的基准延迟时钟，并且生成具有与该基准延迟量对应的值的基准延迟信号；

延迟部，其根据来自上述DLL部的上述基准延迟信号，生成相对于来自上述触发信号生成部的上述触发信号延迟了预定延迟量的触发延迟信号、相对于该触发延迟信号延迟了对应于所期望的第1空档时间的延迟量的第1空档时间延迟信号、相对于该第1空档时间延迟信号延迟了对应于所期望的导通时间的延迟量的导通时间延迟信号、相对于该导通时间延迟信号延迟了对应于所期望的第2空档时间的延迟量的第2空档时间延迟信号、及相对于该第2空档时间延迟信号延迟了对应于所期望的最小截止时间的延迟量的最小截止时间延迟信号；和

定时控制部，其根据来自上述延迟部的上述触发延迟信号，决定上述控制信号中的截止脉冲的结束时点，根据来自上述延迟部的上述第1空档时间延迟信号，决定上述控制信号中的导通脉冲的开始时点，根据来自上述延迟部的上述导通时间延迟信号，决定上述导通脉冲的结束时点，根据来自上述延迟部的上述第2空档时间延迟信号，决定上述截止脉冲的开始时点，根据来自上述延迟部的上述最小截止时间延迟信号，生成上述最小截止时间信号。

2.根据权利要求1所述的使用同步整流方式的比较器方式DC-DC转换器，其中，

上述DLL部具有：

DLL基准部，其生成使上述基准时钟延迟了上述基准延迟量后的上述基准延迟时钟；

DLL延迟部，其生成根据上述基准延迟信号使上述基准时钟延迟后的DLL延迟时钟；和

DLL比较部，其生成具有与上述基准延迟时钟的相位和上述DLL延迟时钟的相位之差对应的值的上述基准延迟信号，

上述DLL部生成上述基准延迟信号，使得上述DLL延迟时钟的相位与上述基准延迟时钟的相位一致，由此生成具有对应于上述基准延迟量的值的上述基准延迟信号。

3.根据权利要求1所述的使用同步整流方式的比较器方式DC-DC转换器，其中，

上述延迟部具有：

延迟用延迟部，其根据来自上述DLL部的上述基准延迟信号，由来自上述触发信号生成部的上述触发信号生成具有不同延迟量的多个延迟用延迟时钟；和

计数器部，其生成将来自上述延迟用延迟部的上述多个延迟用延迟时钟进行分频后的分频时钟，

上述延迟部根据上述多个延迟用延迟时钟及上述分频时钟，决定上述触发延迟信号、上述第1空档时间延迟信号、上述导通时间延迟信号、上述第2空档时间延迟信号及上述最小截止时间延迟信号。

4.根据权利要求1所述的使用同步整流方式的比较器方式DC-DC转换器，其中，

上述定时控制部具有：

截止脉冲结束用比较部，其根据来自上述延迟部的上述触发延迟信号生成表示上述控制信号中的上述截止脉冲的结束时点的截止脉冲结束信号；

导通脉冲开始用比较部，其根据来自上述延迟部的上述第1空档时间延迟信号生成表示上述控制信号中的上述导通脉冲的开始时点的导通脉冲开始信号；

导通脉冲结束用比较部，其根据来自上述延迟部的上述导通时间延迟信号生成表示上述导通脉冲的结束时点的导通脉冲结束信号；

截止脉冲开始用比较部，其根据来自上述延迟部的上述第2空档时间延迟信号而生成表示上述截止脉冲的开始时点的截止脉冲开始信号；

最小截止时间用比较部，其根据来自上述延迟部的上述最小截止时间延迟信号生成上述最小截止时间信号；

导通脉冲用逻辑运算部，其通过执行上述导通脉冲开始信号和上述导通脉冲结束信号的逻辑运算，生成上述控制信号中的上述导通脉冲；和

截止脉冲用逻辑运算部，其通过执行上述截止脉冲结束信号和上述截止脉冲开始信号的逻辑运算，生成上述控制信号中的上述截止脉冲。