[发明专利]用于监视存储器系统的系统及方法

说明书

相关申请案交叉参考

本专利申请案主张2009年1月12日提出申请的第12/352,381号美国申请案的优先权权益，所述美国专利申请案以引用的方式并入本文中。

技术领域

本文中所描述的各种实施例涉及与半导体存储器相关联的系统及方法以及用于监视存储器系统的系统及方法。

背景技术

微处理器技术已以比半导体存储器技术的速率快的速率演变。因此，现代主机处理器与半导体存储器子系统之间通常存在性能的不匹配，所述处理器配接到所述半导体存储器子系统以接收指令及数据。举例来说，据估计，一些高端服务器闲置四分之三时钟来等待对存储器请求的响应。

另外，随着处理器核心及线程的数目继续增加，软件应用程序及操作系统技术的演变已增加了对较高密度存储器子系统的需求。然而，当前技术的存储器子系统通常表示性能与密度之间的折衷。较高带宽可限制可连接于系统中的存储器卡或存储器模块的数目不超过JEDEC电气规范。

虽然已提出JEDEC接口的扩展，但通常可发现缺少关于将来的所预期存储器带宽及密度。缺点包含缺少存储器电力优化及主机处理器与存储器子系统之间的接口的唯一性。随着处理器及/或存储器技术改变，后一种缺点可导致对重新设计所述接口的需要。

附图说明

图1是根据本发明的各种实例性实施例的存储器系统的框图。

图2是根据各种实例性实施例与逻辑裸片堆叠在一起的经堆叠裸片3D存储器阵列的剖切概念图。

图3及图4是展示根据各种实例性实施例的与实例性包相关联的字段的包图示。

图5是根据各种实例性实施例的存储器库控制器及相关联模块的框图。

图5A是根据各种实例性实施例的存储器系统的框图。

图6A、6B、6C及6D是图解说明根据各种实例性实施例的方法的流程图。

具体实施方式

图1是根据本发明的各种实例性实施例的存储器系统100的框图。一个或一个以上实施例操作以在一个或一个以上始发装置(例如，一个或一个以上处理器)与一经堆叠阵列存储器“库”集合之间大致同时传送多个命令、地址及/或数据传出流。可产生增加的存储器系统密度、带宽、平行性及可缩放性。

本文中的多裸片存储器阵列实施例聚合在先前设计中通常位于每一个别存储器阵列裸片上的控制逻辑。本文中称为“存储器库”的经堆叠裸片群组的子区段共享共用控制逻辑。存储器库架构战略性地分割存储器控制逻辑以增加能量效率同时提供已通电存储器组的较细粒度。本文中的实施例还实现标准化的主机处理器到存储器系统接口。随着存储器技术演变，所述标准化接口可减少重新设计循环次数。

图2是根据各种实例性实施例与逻辑裸片202堆叠在一起的经堆叠裸片3D存储器阵列200的剖切概念图。存储器系统100并入有一个或一个以上铺砌式存储器阵列(例如经堆叠裸片3D存储器阵列200)堆叠。多个存储器阵列(例如，存储器阵列203)制作到多个经堆叠裸片(例如，经堆叠裸片204)中的每一者上。

所述经堆叠裸片中的每一者在逻辑上划分成多个“瓦片”(例如，与经堆叠裸片204相关联的瓦片205A、205B及205C)。每一瓦片(例如，瓦片205C)可包含一个或一个以上存储器阵列203。在一些实施例中，每一存储器阵列203可配置为存储器系统100中的一个或一个以上独立存储器组。存储器阵列203并不限于任何特定存储器技术且可包含动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪存储器等。

经堆叠存储器阵列瓦片集合208可包含来自所述经堆叠裸片中的每一者的单个瓦片(例如，瓦片212B、212C及212D，其中在图1中观看不到基底瓦片)。电力、地址及/或数据以及类似的共用信号可沿“Z”维度220在例如穿晶片互连(TWI)的传导路径(例如，传导路径224)上横过经堆叠瓦片集合208。因此，将经堆叠裸片3D存储器阵列200分割成存储器“库”(例如，存储器库230)集合。每一存储器库包含一经堆叠瓦片集合，从多个经堆叠裸片中的每一者出一个瓦片。所述库的每一瓦片包含一个或一个以上存储器阵列(例如，存储器阵列240)。