[实用新型]一种高密度、高鲁棒性的亚阈值存储电路接口电路

说明书

技术领域

本实用新型涉及亚阈值工作区域下的存储电路，尤其是一种高密度、高鲁棒性的亚阈值存储电路接口电路，它可以工作在200mV的电源电压下，兼具高密度，高鲁棒性，超低功耗等特点。

背景技术

存储电路是现代数字系统的重要组成部分，也往往是系统设计的功耗瓶颈。市场对各种便携式设备需求的不断提高对存储单元阵列的降低功耗技术提出了更高的要求。亚阈值设计是当前超低功耗设计的热门。通过降低电源电压Vdd进入电路的亚阈值区域——Vdd小于阈值电压Vth，使得系统工作在电路的线性区，进而显著降低系统的动态、静态功耗。亚阈值存储单阵列的设计更是凸显了亚阈值设计的低功耗优越性。存储体是SOC系统一个不可或缺的组件，在超低功耗的操作条件下，设计一个SRAM存储电路的接口来保证SRAM和其它系统功能模块的连接是必需的。当片上系统(SOC)设计的系统电源电压从超阈值区域变到亚阈值区域，或发生相反变化时，应该正确地检测信号以避免意外的翻转。常规电源电压的数字电路设计中，可以通过平衡上拉网络(Pull-Up Network，PUN)和下拉网络(Pull-Down Network，PDN)的逻辑努力获取最优设计性能。有文献指出，如果能正确地选择β比率：β＝(W/L)_p/(W/L)_n，其中(W/L)_p为PMOS管的宽长比，(W/L)_n为NMOS管的宽长比，将转换电压(V_M)设成V_dd/2即可以获得超阈值和亚阈值区域的最大噪声容限。遗憾的是，单纯的采用尺寸调节的方法会导致鲁棒性退化、短路功耗增加以及令人无法容忍的面积消耗。以一个反相器为例，为达到V_M≈V_dd/2的需求，PMOS器件需要为NMOS器件尺寸的6倍，即单元比率β等于6，才能保证PUN和PDN驱动强度保持大致的平衡。所以通过改变尺寸的方法已经完全不能适应亚阈值电路设计的需求。因此，高密度，高鲁棒的亚阈值存储电路接口电路设计是亚阈值电路设计真正能够走向产业化的关键部分。

发明内容

本实用新型要解决的问题是：SOC系统中，存储电路的接口电路在电源电压从超阈值区域变到亚阈值区域时，需要实现超阈值和亚阈值区域的最大噪声容限，现有的单纯的采用尺寸调节的实现方法会导致鲁棒性退化、短路功耗增加以及极大的面积消耗，需要一种高密度，高鲁棒的亚阈值存储电路接口电路。

本实用新型的技术方案为：一种高密度、高鲁棒性的亚阈值存储电路接口电路，用于从超阈值区域到亚阈值区域的连接，包括一个PMOS管P1，三个NMOS管N1、N2、N3，所述四个晶体管构成施密特反相器，具体为：PMOS管P1和两个NMOS管N1、N2的栅端与输入端Vin连接；PMOS管P1的源端接电源电压Vdd，漏端与NMOS管N1的漏端、NMOS管N3的栅端连接在一起，并连接到输出端Vout；PMOS管P1的体端接电源电压Vdd；NMOS管N1、N2、N3的体端各自均连接地端GND；NMOS管N1的源端、NMOS管N2的漏端以及NMOS管N3的源端连接在一起；NMOS管N2的源端接地；NMOS管N3的漏端接电源电压Vdd。

为了解决背景技术中提到的问题和改善接口电路电气特性，本实用新型利用施密特反相器所具有的滞回效应“净化”外部信息：把含有噪声或者变化缓慢的输入信号转变成一个“干净”的数字输出信号供存储体使用。本实用新型提出了一款改进型施密特反相器，如图1所示。它能够在电源电压从1200mV至200mV的调节过程中始终维持转换电压在V_dd/2附近，使得噪声容限最大。它的转换电压可以根据翻转方向的不同而变化，从“0”到“1”的转换电压V_M＝113mV＞(1/2)V_dd；从“1”到“0”的转换电压V_M-52mV＜(1/2)V_dd。这种典型的滞回效应使得本实用新型的改进型施密特反相器具备良好的抗干扰能力和工艺容忍度。同时由于本实用新型存储电路的接口电路电路结构简单，占用的芯片面积是目前已知设计中最小的。这使得亚阈值存储电路走向高密度集成，商品化成为可能。

与现有技术相比，本实用新型具有以下优点及显著效果：