[实用新型]一种贴片式高分子静电放电保护元件有效
申请号: | 201020680725.7 | 申请日: | 2010-12-24 |
公开(公告)号: | CN201936878U | 公开(公告)日: | 2011-08-17 |
发明(设计)人: | 毛海波;冯志刚;王小波;师习恩;潘士宾;贾广平 | 申请(专利权)人: | 深圳顺络电子股份有限公司 |
主分类号: | H01L23/60 | 分类号: | H01L23/60;H01L27/28;H01L51/00 |
代理公司: | 深圳市中知专利商标代理有限公司 44101 | 代理人: | 张皋翔 |
地址: | 518110 广东省深*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 贴片式 高分子 静电 放电 保护 元件 | ||
技术领域
本实用新型涉及静电放电(Electrostatic Discharge,缩略词为ESD)保护,特别是涉及一种贴片式高分子ESD保护元件。
背景技术
在信号传输端口HDMI、HDMI1.3、USB3.0、IEEE1394B、低电压差分讯号(Low-voltage differential signaling,缩略词为LVDS采用的ESD保护元件本身有一定的电容,其中压敏电阻、瞬态二极管(Transiem VoltageSuppressor,缩略词为TVS)本身的电容无法降低至足够小,导致在高速信号传输线路中造成信号的衰减及失真。现有采用高分子压敏材料制造的ESD防护元件有效电容非常小,都是以无机陶瓷或者覆铜层压板作为上下基板,需要高端的切割设备,成本较高,且内外电极连接及外端电极引出方式较为复杂,难以制造。
发明内容
本实用新型所要解决的技术问题是弥补上述现有技术的缺陷,提供一种贴片式高分子静电放电保护元件。
本实用新型的技术问题通过以下技术方案予以解决。
这种贴片式高分子静电放电保护元件,包括两个内电极、芯材、分别与两个内电极连接的两个端电极、分别在两个端电极表面的两个电镀层,以及覆盖在所述两个内电极、所述芯材外面起保护作用的下基板和上基板。
这种高分子贴片式静电放电保护元件的特点是:
所述两个内电极是所述在长度方向相对的两个内电极、所述在长度方向相互交错的两个内电极中的一种。
所述芯材是填充在所述在长度方向相对的两个内电极之间间隙的芯材、填充在所述在长度方向相互交错的两个内电极之间间隙的芯材,以及填充在所述在长度方向相对的两个内电极之间间隙中通孔的芯材的一种。
本实用新型的技术问题通过以下进一步的技术方案予以解决。
如果是填充在所述在长度方向相对的两个内电极之间间隙的芯材和所述在长度方向相互交错的两个内电极之间间隙的芯材,其外面的所述下基板是有机硅树脂板和环氧树脂板中的一种,其外面的所述上基板是有机硅树脂板和环氧树脂板中的一种。
如果是在长度方向相对的两个内电极之间间隙中通孔的芯材,其外面的所述下基板是氧化铝陶瓷板和微晶玻璃板中的一种,其外面的所述上基板是有机硅树脂板和环氧树脂板中的一种。
所述两个内电极之间间隙为50~500微米,通过调节间隙宽度改变触发电压值。
本实用新型与现有技术对比的有益效果是:
本实用新型基于高分子聚合物的固有介电常数非常小,掺入一定比例的导体、半导体及绝缘体无机粉粒制成芯材,可制造出尺寸小且有效电容非常小的贴片式ESD防护器件,足以满足高速信号传输设备的ESD防护要求,内电极和端电极的连接以及端电极的引出比较简单,易于制造。内电极之间的间隙可以根据设计的触发电压值相应调整。此外,所使用的内电极导电银浆便于电极图形设计,端电极导电银浆固化后与基材的附着以及与内电极的连接良好,且适合于电镀和采用表面贴装技术(surface mounttechnology,缩略词为SMT)。
附图说明
图1是本实用新型具体实施方式一的立体结构图;
图2是图1的部分解体结构图;
图3是图1的纵向剖视图;
图4是本实用新型具体实施方式二的纵向剖视图;
图5是本实用新型具体实施方式三的纵向剖视图;
图6是图5的部分解体结构图。
具体实施方式
下面结合具体实施方式并对照附图对本实用新型进行说明。
具体实施方式一
一种如图1~3所示的贴片式高分子静电放电保护元件,包括上基板1、下基板6、芯材2、两个内电极3、两个端电极4及两个电镀层5。
两个内电极3是在长度方向相对的两个内电极,芯材2是填充在在长度方向相对的两个内电极3之间间隙的芯材。
芯材2为复合材料,组分包括高分子聚合物、导体粒子、半导体粒子及绝缘粒子。
内电极3是采用印刷方式将导电银浆印制在基板上后固化成型,内电极3之间间隙宽度为50~500微米,通过调节间隙宽度改变触发电压值。
端电极4是采用沾银方式制造端头,并在固化成型后先电镀镍层再电镀锡层,以便于贴片焊接。
其制造方法依次有以下步骤:
1)制备芯材浆料;
2)制备下基板;
3)制备内电极;
4)制备芯材;
5)制备上基板;
6)切割芯片;
7)制备端电极;
8)电镀;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳顺络电子股份有限公司,未经深圳顺络电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201020680725.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:沟槽式金属氧化物半导体场效应晶体管
- 下一篇:双面图形芯片正装单颗封装结构