[实用新型]共模点可控环形压控振荡器

说明书

技术领域

本实用新型属于半导体集成电路设计领域，具体涉及一种环形压控振荡器。

背景技术

近几十年来，由于微电子技术的迅猛发展，现代电子系统也向着高性能、高集成度的方向不断前进。以无线通信系统为例，随着4G时代的逼近，更高速的宽带数字通信业务即将展开。这对系统中的射频(RF)收发模块、数据转换模块(ADC/DAC)以及数字处理器(DSP)都提出了更高的要求。而所有这些模块都需要在锁相环提供的时钟驱动下工作，锁相环作为电子系统的核心模块之一，其性能直接影响到系统各个模块的性能。图4给出了一个锁相环的基本结构示意图，其输入时钟(FREF)通常由高精度的晶振产生。输出时钟(FOUT)经过分频器(Divider)后与输入时钟一起输给鉴频鉴相器(PFD)，并通过电荷泵(Charge Pump)后输给环路滤波器(Loop Filter)。环路滤波器的输出通过控制压控振荡器(VCO)产生输出时钟，从而形成一个闭环系统。

在整个回路中，压控振荡器的性能尤为重要，它直接影响着锁相环的相位噪声特性和输出频率调节范围。通常，压控振荡器可以采用电感-电容结构和环形振荡器结构。电感电容压控振荡器主要通过调节谐振电容的容值来改变振荡器输出频率，因此若要实现大范围频率调节就需要一个很大的电容阵列。这会大大增加电路的寄生电容，从而影响振荡器的性能。所以电感-电容压控振荡器的频率调节范围十分有限。相比而言，环形压控振荡器的频率调节范围则要大很多。不仅如此，电感-电容压控振荡器中的片上电感和电容也会消耗巨大的芯片面积。因此在多协议收发机(Transceiver)和多速率串并行转换器(SERDES)等需要大范围频率调节的场合下，环形振荡器往往更具优势。

图5给出了一个传统环形压控振荡器的电路结构。以四级差分反相单元组成的振荡器为例，通过控制反相单元的偏置电流来实现输出振荡频率可调。为了提高振荡器的驱动能力，振荡器的输出端附加了两个反相器驱动。这种电路中一个重要的问题在于振荡信号V_OSCP和V_OSCN的共模点很难控制。图6给出了这个振荡器的输出波形示意图。受到工艺参数、环境温度和电源电压等变化因素的影响，控制电流I_BP和I_BN会产生失配，从而使V_OSCP和V_OSCN的共模电平变得无法预测。当这个共模电平严重偏离后级反相器驱动的判断阈值电压V_TH时，驱动器输出方波信号V_BUFP的占空比就会偏离50％。这将严重恶化锁相环的相位噪声特性。不仅如此，非50％占空比的时钟在一些高性能应用场合(例如高速高精度ADC/DAC)下还会恶化电路的共模抑制特性。

实用新型内容

为解决上述技术问题，本实用新型提供一种共模点可控环形压控振荡器，解决V_OSCP和V_OSCN的共模点难以控制和驱动器输出方波信号的占空比偏离50％的问题，改善锁相环的相位噪声特性。

为解决上述技术问题，本实用新型提供一种共模点可控环形压控振荡器，其特征是，包含三级以上的差分单元，每个差分单元的尾电流由反馈控制模块产生。

每一级差分单元电路包含提供尾电流的PMOS管，与所述PMOS管连接的差分反相单元。

所述反馈控制模块通过监测每个差分反相单元的输出信号来产生合适的尾电流，使所述差分反相单元的输出信号共模点稳定在设定电平上。

所述差分反相单元包含反相器，反相器为四个。

所述反馈控制模块包含反相器、与所述反相器连接的监测电路、向所述差分单元提供尾电流的NMOS管，与所述监测电路、NMOS管连接的补偿电容，反相器为两个，与所述差分单元中的差分反相单元连接。

所述监测电路包含PMOS管单元、NMOS管单元。