[实用新型]基于FPGA系统的VGA显示驱动控制器

说明书

技术领域

本实用新型属于嵌入式显示系统，具体设计一种适用于VGA设备显示技术。

背景技术

VGA(Video Graphics Array)是IBM公司于1987年提出的一个使用模拟信号的电脑显示标准，这个标准对于现今的个人电脑市场已经不常用，但在很多分辨率要求不是很高的场合，例如嵌入式显示系统的图像信息的实时显示等，VGA仍然具有很大的应用市场。同时VGA仍然是最多制造商所共同支持的一个低端标准，个人电脑在加载自己的独特驱动程序之前，都必须支持VGA标准。例如微软公司的Windows系列产品的开机画面仍然使用VGA显示模式。

通用VGA显示系统主要由时序控制电路、显存控制电路、读写仲裁控制以及CPU接口控制等部分组成。控制电路主要完成时序发生、显存数据操作、主时钟选择和D/A转换等功能；显存则提供显示数据缓存空间；CPU接口控制作为显示控制程序，通过访问显存，即可实现到VGA屏幕的内容映射。

随着FPGA(Field-Programmable Gate Array)的发展及其价格的不断下降，FPGA的应用优势逐渐显现。在嵌入式系统设计中，为了实现VGA显示功能，既可以使用专用的VGA接口芯片，也可以使用基于FPGA的VGA接口IP软核。虽然使用VGA专用芯片具有更稳定的VGA时序和更多的显示模式等优点，但其成本高；而使用VGA接口IP软核具有设计灵活、集成度高、系统成本低等显著优势，但其功能单一，显示模式少。

发明内容

本实用新型的目的在于克服上述VGA专用芯片成本高，而普通VGA IP软核无法满足多种显示模式的缺点，提供一种基于FPGA系统的VGA显示驱动控制器。

本实用新型的技术方案为：基于FPGA系统的VGA显示驱动控制器，它包括CPU主控制单元，三通道8位高速视频DAC，所述CPU控制单元发送命令或数据到FPGA逻辑控制单元，FPGA逻辑控制单元解析命令或数据后，再将SDRAM显存单元的图形数据，经三通道8位高速视频DAC变换成VGA信号后，输出到VGA显示器显示。

所述FPGA逻辑控制单元包括：

GenericPort逻辑模块；与CPU控制系统物理连接，用于解析CPU控制系统写入的命令和读写控制；

PLLs控制模块：用于控制不同显示分辨率下的各种有效时钟；

仲裁逻辑模块：用于协调完成CPU接口和VGA时序发生器对SDRAM访问；

异步FIFO模块：用于协调CPU控制系统通过GenericPort访问SDRAM显存单元和SDRAM逻辑控制模块访问SDRAM显存单元；

SDRAM逻辑控制模块：用于SDRAM显存单元的控制；

VGA时序控制模块：产生各种标准格式的行、场同步信号予以输出；

寄存器组件。

所述异步FIFO模块的协调是：当FIFO写满时，FIFO控制逻辑产生写满信号，FPGA逻辑控制单元进而产生wait信号，通知CPU控制系统暂停数据的写入，以免发生数据丢失；当FIFO读空时，FIFO控制逻辑产生读空信号，FPGA逻辑控制单元进而产生wait失效信号，通知CPU控制系统可以将数据写入FIFO的双端口存储器。

所述仲裁逻辑模块的协调是：控制SDRAM显存单元的分时读写，且以读SDRAM显存操作优先。

所述读SDRAM显存操作优先是采用了VGA刷新访问优先模式，CPU访问只处于VGA刷新的间断周期。

当系统工作在设置模式(ConfigMode)时，CPU控制系统通过并行总线读写FPGA逻辑控制单元的内部寄存器，完成相应的参数设置。同时CPU控制系统在GenericPort模式下通过异步FIFO模块，经SDRAM逻辑控制模块，向外挂的SDRAM显存单元中写入图像BitMatrix数据。当系统工作在屏显模式(DisplayMode)时，VGA时序控制模块经SDRAM逻辑控制单元，访问SDRAM显存单元，读出像素信息，再经三通道8位高速视频DAC变换成VGA信号后，配合行、场同步信号，输出到VGA显示器显示。

本实用新型支持更多的显示分辨率，如：VGA(640×480)、SVGA(800×600)、XGA(1024×768)；采用外挂大容量SDRAM，提供16/24位真彩显示；采用完善的读写仲裁机制，避免了SDRAM读写冲突造成的VGA屏幕抖动；其成本低。

附图说明

图1为本实用新型基于FPGA系统的VGA显示驱动控制器的原理框图。