[实用新型]一种半导体芯片封装结构

说明书

技术领域

本实用新型涉及一种半导体芯片封装结构。

背景技术

第三代半导体氮化镓(GaN)的介质击穿电场远远高于第一代半导体硅(Si)或第二代半导体砷化镓(GaAs)，高达3MV/cm，使其电子器件能承受很高的电压。同时，氮化镓可以与其他镓类化合物半导体(III族氮化物半导体)形成异质结结构。由于III族氮化物半导体具有强烈的自发极化和压电极化效应，在异质结的界面附近，可以形成很高电子浓度的二维电子气(2DEG)沟道。这种异质结结构也有效的降低了电离杂质散射，因此沟道内的电子迁移率大大提升。在此异质结基础上制成的氮化镓高电子迁移率晶体管(HEMT)能在高频率导通高电流，并具有很低的导通电阻。这些特性使氮化镓HEMT特别适用于制造高频的大功率射频器件和高耐压大电流的开关器件。

由于二维电子气沟道内的电子有很高的迁移率，所以氮化镓HEMT相对于硅器件而言，开关速率大大提高。同时高浓度的二维电子气也使得氮化镓HEMT具有较高的电流密度，适用于大电流功率器件的需要。另外，氮化镓是宽禁带半导体，能工作在较高的温度。硅器件在大功率工作环境下往往需要额外的降温器件来确保其正常工作，而氮化镓无须这样，或者对降温要求较低。因此氮化镓功率器件有利于节省空间和成本。

可是，氮化镓晶体管射频性能已经受到直流-射频电流崩塌效应的限制，例如，氮化镓HEMT(高电子迁移率晶体管)遭受着“直流到射频的电流崩塌效应”的影响，此效应按静态IV(电流-电压)特性和动态(例：栅延迟测试)IV特性的差异定义。根据报道，电流崩塌效应由响应较慢的表面陷阱导致。在先前的技术中，通过使用SiN(氮化硅)钝化来抑制这这种效应带来的问题，但是SiN沉积对材料表面和沉积条件都很敏感，从而导致很差的可重复性，这是它的不利之处。

例如，使用一种厚绝缘层钝化的方法以减小电流崩塌效应，但是这种方 法又带来其它一些问题。首先，介电常数高于空气或者真空的绝缘钝化层会引入很多的寄生电容；其次，在绝缘层上均匀可控地刻蚀栅长很短的栅槽(＜200nm)非常困难。目前，常见的一种解决方案是使用了很薄的SiN钝化层(如2纳米)以减小寄生电容，制造超高频fT(电流增益截止频率)的HEMT器件；可是，薄的SiN层不足以去除DC-RF电流崩塌效应。从器件设计的角度来说，在电流崩塌和fT之间折中考虑是一个很困难的问题。

现在需要的是，改善制作氮化镓基无电流崩塌效应器件的方法，例如，HEMT(高电子迁移率晶体管)，尤其是没有SiN钝化的氮化镓HEMT，或者很薄SiN钝化层的氮化镓HEMT。

实用新型内容

本实用新型的目的是提供一种半导体芯片封装结构，其能有效改善直流-射频电流崩塌效应。

为了实现上述目的，本实用新型采用如下技术方案：

一种半导体芯片封装结构，包括半导体芯片和包覆体，所述半导体芯片被真空包覆于所述包覆体中，所述半导体芯片为氮化镓芯片。

所述氮化镓芯片为氮化镓晶体管、氮化镓放大器模块或者氮化镓单片微波集成电路。

所述氮化镓晶体管由下至上依次包括基片、半导体层和隔离层，该氮化镓晶体管还包括源极、漏极和栅极，所述源极和漏极设置于所述隔离层上且电性连接所述半导体层，所述栅极设置于所述隔离层上，所述栅极位于所述源极和漏极之间。

所述包覆体外设置有电性连接对应源极、漏极和栅极的外接端口。

所述隔离层上设置有钝化层。

所述钝化层的厚度小于20nm。

所述氮化镓晶体管还包括设置于所述基片和所述半导体层之间的成核层，所述半导体层和所述隔离层之间形成异质结，所述半导体层的材料为氮化物半导体材料，所述隔离层的材料为与所述半导体层的材料形成异质结的半导体材料。

所述半导体层和所述隔离层的材料为In_xAl_yGa_zN_1-x-y-z，0≤x，y，z≤1。

所述钝化层的材质为SiN、GaN或SiO₂，所述基片的材料为蓝宝石、SiC、GaN或Si。

所述包覆体中空气的压强小于1.0×10^-2Torr。