[实用新型]一种基于DSP的数据接收电路

说明书

技术领域

本实用新型涉及一种ARINC429数据接收电路，特别是一种基于DSP开发的多路ARINC429数据接收电路。

背景技术

目前，公知的基于DSP和FPGA的ARINC429数据接收电路由DSP电路、FPGA电路和ARINC429总线收发器芯片电路构成，只能通过串口方式进行数据接收，不能适应很多需要高速稳定处理ARINC429数据的系统，而且电路复杂，需要多个控制信号，占用大量资源，实现极不方便，多路接收ARINC429数据容易出现数据丢失和误码。

发明内容

本实用新型目的旨在克服现有技术中的不足，提供一种不仅能应用DSP芯片的数据总线直接接收ARINC429总线收发器芯片电路发出的数据，而且为了避免数据丢失和误码，采用不同路数的ARINC429数据分别连接不同的DSP芯片外部中断，并且利用CPLD（复杂可编程逻辑器件）编程实现的寄存器电路控制时序关系，通过DSP数据总线准确地连续读取ARINC429数据。本实用新型以接收2路ARINC429数据为例。

本实用新型解决问题所采用的技术方案是：一种基于DSP开发的多路ARINC429数据接收电路，包括DSP电路（1）、ARINC429总线收发器芯片电路（2）、还包括由CPLD芯片编程实现的寄存器电路（3）；

通过DSP电路（1）控制ARINC429总线收发器芯片电路（2）和由CPLD芯片编程实现的寄存器电路（3）。首先由寄存器电路（3）配合DSP电路（1）通过数据总线将配置信号传递给ARINC429总线收发器芯片电路（2），配置完成的ARINC429总线收发器芯片开始通过串行接口接收ARINC429数据，数据接收完成后接收数据使能端置“0”，DSP电路（1）外部中断感应到相应通道的ARINC429数据接收完成，自动通过地址线A0在数据总线上进行读取，由于ARINC429总线收发器芯片的数据总线为16位，而我们读取的ARINC429数据格式是32位，因此通过地址线的变化分两次读取，第一次读取的数据是数据的识别信息如数据标号等和低3位的DATA数据，第二次读取高位的DATA数据，通过在DSP芯片中的软件编程，可顺利解析接收到的数据信号，并可通过数据标号提取我们需要处理的数据，对于不需要的数据可在识别数据标号后直接舍去，既节省了芯片资源，又加快了数据处理速度。本电路中采用的各种电路都是非常简洁的总线读取模式，通过由CPLD芯片编程实现的寄存器电路（3）控制时序关系，避免出现数据的丢失或误码，并通过DSP芯片连接ARINC429总线收发器芯片的复位信号，以便在数据溢出的情况下使ARINC429总线收发器芯片的接收器复位，保证数据继续正常传输。

与现有技术相比，本实用新型的有益效果是：可以将多路ARINC429数据通过DSP芯片数据总线实时读取出来，数据正确无丢失或误码，实现对数据的高速处理。而且电路十分简洁，使用较少的控制信号实现功能，避免了读取数据时的时序容易混乱，还可节省大量资源，布局合理，操作方便，成本低、体积小。

附图说明

图1本实用新型的电路结构框图；

图2本实用新型具体实施例的DSP电路原理图；

图3本实用新型具体实施例的DSPARINC429总线收发器芯片电路原理图；

图4本实用新型具体实施例的CPLD芯片编程实现的寄存器电路原理图。

具体实施方式

下面结合附图和实施例对本实用新型做进一步的描述。

在图1中，各功能框图和箭头的连接方向代表了本实用新型的基本电路原理和信号控制关系，基于DSP的ARINC429数据接收电路，包括DSP电路1、ARINC429总线收发器芯片电路2、还包括由CPLD芯片编程实现的寄存器电路3；

下面结合附图2—图4对本实用新型进一步说明。

所述DSP电路1的16位数据总线D0-D15与ARINC429总线收发器芯片电路2的发送缓存FIFO的16位数据总线D0-D15连接；

所述ARINC429总线收发器芯片电路2的读写状态控制脚WR#和RD#输入端分别与DSP电路1和寄存器电路3的输出端WR#、RD#连接；

所述DSP电路1控制由CPLD芯片编程实现的寄存器电路3，ARINC429数据通过所述ARINC429总线收发器芯片电路2的发送缓存FIFO的16位数据总线传递给DSP芯片。

所述ARINC429总线收发器芯片电路2的2路接收通道RX1RDY、RX2RDY使能输出端分别与DSP电路1的2个外部中断RX1RDY、RX2RDY连接；