[实用新型]时间交替模数转换器失配误差的自适应校准装置

说明书

技术领域

本实用新型涉及一种校准装置，具体涉及应用于多通道时间交替模数转换器(TIADC)的一种自适应校准装置，能够校准TIADC中多个通道之间的失配误差。 

背景技术

采用多个相对低速、高精度的模数转换器(ADC)多个通道并行时间交替采样构成TIADC系统是目前高速、高精ADC的发展方向。但在实际应用中，ADC的制造工艺等引入通道失配误差(时间误差、增益误差和偏置误差)，失配误差如果不加以校准，就会严重影响TIADC系统的性能。申请专利号为200510094743.0自校准多通道模数转换器给出了校准增益误差和偏置误差的方法；申请专利号为200510122833.6四通道无失配时钟控制电路提供了一种减小时间误差的时钟控制电路，这种方法要求采样保持电路必须以系统的采样速度运行，而设计高速高精度的采样保持电路是很困难的，限制了TIADC系统的采样速度。美国专利US2008174461-A1在模拟域从设计ADC的角度减小TIADC的失配误差，对于现有ADC芯片则不具有通用性。美国专利US2008030387-A1只能校准增益误差；US2008024338-A1只能校准增益误差和偏置误差。 

M个采样速率为fs的ADC并行交替工作，构成采样速率为Fs(Fs＝Mfs)的TIADC系统，此时TIADC系统可以处理的模拟输入信号的带宽为Fs/2。但对于每个通道的ADC可以处理的最大带宽为fs/2，也就是说当输入信号带宽小于fs/2才可以保证每个ADC的输出不混叠。由于增益误差和偏置误差是线性的，因此可以通过在fs/2输入带宽内对单个通道进行补偿然后外推到整个Fs/2输入带宽内。但对于时间误差，在输入带宽小于fs/2时，可以通过注入测试信号计算出时间误差后，利用延时滤波器进行相位补偿。当输入信号的带宽大于fs/2时，每个通道ADC的输出都是混叠的，反映在输出频谱上是大于fs/2的输入信号被折回到fs/2内，此时输出频谱信息 已不能真实的反映时间误差信息，因此不能再通过在每个通道上引入延时滤波器进行误差补偿。如何在宽带输入时(输入信号带宽为Fs/2)，完成时间误差的校准是本实用新型目的。 

实用新型内容

本实用新型目的是通过提供一种多通道时间交替模数转换器的自适应校准装置，不仅可以校准TIADC系统的增益误差和偏置误差，还可以校准与输入信号频率有关时间误差以及各通道ADC的频率响应失配误差。 

本实用新型是采用以下技术方案实现的： 

一种时间交替模数转换器(TIADC)失配误差的自适应校准装置，包括时钟产生电路、M通道TIADC、信号重组、自适应重构滤波器组、数字参考信号发生器、模拟参考信号发生器、求差器。 

时钟产生电路(6)的输出端与M个ADC的输入端、模拟信号发生器(4)、M通道TIADC(1)、信号重组(2)、自适应重构滤波器组(5)以及数字信号存储器(3)的输入端连接；存储器(3)的输出端与模拟信号发生器(4)以及求差器(7)的输入端连接；M个ADC的输出端与信号重组(2)的输入端连接，信号重组(2)的输出端通过自适应重构滤波器组(5)与多路选择器的输入端连接； 

在TIADC系统芯片中内置存储少量同步信号和带限伪随机信号的小规模存储器。 

前述的自适应重构滤波器组(5)包含M个采用并行结构连接的自适应重构滤波器。 

前述的时钟产生电路(6)产生M个速率为fs相位分别为0°、2π/M°、2×2π/M°、3×2π/M°…(M-1)×2π/M°的时钟，分别送入第一通道ADC、第二通道ADC、第三通道ADC…第M通道ADC多通道并行交替工作。