[实用新型]一种基于PCI-E的数据交换处理装置

说明书

技术领域

本实用新型涉及一种数据交换处理装置，特别涉及一种基于PCI-E的数据交换处理装置。

背景技术

一些科学设备，如高分辨率相机、SAR、高速AD等系统采集和输出科学数据的数据量达到了1Gbps到4Gbps。单芯片对数据的处理能力有限，无法完成如此大数据量的科学数据的交换、压缩、存储等数据处理步骤，从而需要多个处理器对科学数据并行处理，并且建立具有数据交换通道的数据交换装置。目前，业界普遍采用光纤或高速低电压差分信号(LVDS)导入和导出科学数据，并由现场可编程逻辑门阵列(Field-programmable gate array，FPGA)芯片对导入的科学数据进行数据处理后导出。FPGA芯片一般由三种可编程电路和一个用于存放编程数据的静态存储器(SRAM)组成。这三种可编程电路分别是：可编程逻辑块(Configurable Logic Block，CLB)、可编程输入/输出模块(I/O Block，IOB)和可编程互连资源(Interconnect Resource，IR)。可编程逻辑块(CLB)是实现逻辑功能的基本单元，它们通常规则地排列成一个阵列，散布于整个FPGA芯片；IOB主要完成FPGA芯片上的逻辑与外部封装脚的接口，其通常排列在FPGA芯片的四周；IR包括各种长度的连线线段和一些可编程连接开关，它们将各个CLB之间或CLB、IOB之间以及IOB之间连接起来，构成特定功能的电路。

如图1所示，采用FPGA处理科学数据的过程如下：

首先将输入数据传输到FPGA芯片的输入端IOB，其中，输入数据是指解串芯片对光纤或高速LVDS传输的串行科学数据进行处理得到的多路并行的数据，再由IR将各个输入端IOB接收的输入数据分别发送到指定CLB，例如图中的第一CLB或第二CLB进行数据处理并将所得的输出数据传输到输出端IOB；最后由输出端IOB对输出数据进行导出操作。

但是，在FPGA芯片处理科学数据的过程中，对输入数据的不同功能处理的实现主要取决于IR与CLB和/或IOB连接形成电路的功能，每对应一种功能，就需要一种IR与CLB和/或IOB的连接方式。同时也需要在CLB中编写实现不同功能的高速逻辑程序，因此FPGA芯片开发难度高，不易实现数据的交换、整合、检索等处理功能，且由于FPGA芯片不是通用系统，并不适于模块化、标准化开发。

Peripheral Component Interconnect Express(PCI-E)接口是符合PCI-E规范的新一代计算机总线接口，采用目前业内流行的点对点串行连接，相比PCI以及更早期的计算机总线的共享并行构架，每个PCI-E接口都有其专用连接，而不需要向整个总线请求带宽。因此具有PCI-E接口的PCI-E交换芯片(switch)的数据传输速率达到了10Gbps到72Gbps，满足大量数据交换和传输的要求。

实用新型内容

本实用新型提供了一种基于PCI-E的数据交换处理装置，克服了FPGA芯片开发难度高，不易实现数据的交换、整合、检索等功能，不适于模块化、标准化开发的缺点。

根据上述目的，本实用新型的技术方案是这样实现的：

一种基于PCI-E的数据交换处理装置，该装置包括：PCI-E交换芯片和由主CPU系统、第一输入设备和第一输出设备组成的一组交换控制主系统；其中，所述PCI-E交换芯片具有若干接口，所述主CPU系统、所述第一输入设备和所述第一输出设备分别通过所述接口与PCI-E交换芯片连接；用于根据主CPU系统的控制在交换控制主系统之间进行数据传输；

所述第一输入设备，用于将输入数据转换为携带有端口地址的数据包后发送到PCI-E交换芯片；

所述第一输出设备，用于接收PCI-E交换芯片发送的输出数据；

所述主CPU系统，用于分配所述接口的端口地址；根据由第一输入设备发送的数据包中携带的端口地址控制PCI-E交换芯片将所述数据包作为输出数据发送到所述第一输出设备，或者控制PCI-E交换芯片将所述数据包发送到主CPU系统进行处理后将得到的输出数据发送到所述第一输出设备。

所述PCI-E交换芯片具有交换核心，所述接口分别为与交换核心相连的第一PCI-E接口、第一输入端PCI-E接口和第一输出端PCI-E接口。

所述主CPU系统通过所述第一PCI-E接口与所述PCI-E交换芯片连接。

所述第一输入设备具有与第一输入端PCI-E接口连接的第一输入设备PCI-E接口。