[实用新型]一种CPLD实验板

说明书

技术领域

本实用新型涉及一种CPLD实验装置。

背景技术

CPLD(可编程逻辑控制器)是数字电路教学中的重点内容，为了验证编程的正确性，需要进行相应的实验，通过输入固定的或临时的数字信号，由CPLD控制发光二极管或者数码管或者其他外设进行直观显示。但是，现有CPLD实验板时钟变化单一，需要外加电源，无法实现多输入多输出的实验验证功能。

发明内容

本实用新型目的是提供一种CPLD实验板，其解决了现有CPLD实验板的时钟变化单一、CPLD实验板电源需要外加电源、无法实现多输入多输出的实验验证功能的技术问题。

本实用新型的技术解决方案是：

一种CPLD实验板，包括电源电路、电缆插座、时钟电路、用户触发电路、输出电路、CPLD插座；其特殊之处在于：

所述用户触发电路包括单次脉冲触发电路和固定电平触发电路，所述单次脉冲触发电路和固定电平触发电路分别与触发电路输出接口电连接，所述CPLD输入I/O接口与CPLD插座电连接，所述触发电路输出接口可通过多根连接导线与CPLD输入I/O接口电连接；

所述输出电路包括16路发光二极管和3路数码管，所述CPLD插座与CPLD输出I/O接口电连接，所述发光二极管输入接口与16路发光二极管电连接，所述数码管输入接口与3路数码管电连接，所述CPLD输出I/O接口可通过连接导线分别与发光二极管输入接口和数码管输入接口电连接；

所述触发电路输出接口、CPLD输入I/O接口、CPLD输出I/0接口、发光二极管输入接口、数码管输入接口均为多孔式插座；所述连接导线为两端头均为插针的导线；所述插针可与多孔式插座配合。

上述时钟电路包括外部时钟信号接口、内部时钟电路以及用于时钟选择的时钟选择开关。

上述CPLD插座可插EPM7032或EPM7046型CPLD芯片；所述电源电路包括USB电源接口和电源稳压电路；所述电缆插座为ByteBlaster电缆插座。

上述时钟选择开关为短路片式选择开关。

本实用新型所具有的优点：

1、本实用新型将触发电路和CPLD芯片之间以及CPLD和输出电路之间的通路通过CPLD的I/O接口，使用者必须用连接导线正确连接相应的接口，才能完成CPLD功能实验，所以具有实验功能多、结构简单、使用方便的优点。

2、本实用新型可实现内、外部时钟转换、内部单次触发、内部固定电平触发等，为实验提供多种触发信号输入模式。

3、本实用新型可实现多路发光二极管显示、多路数码管显示、外接I/O接口等，为实验提供多种控制信号输出模式。

4、本实用新型采用USB电源接口供电，体积小。

附图说明

图1为本实用新型的电路原理图；

图2为本实用新型元器件布局示意图。

其中附图标记为：1-时钟选择开关，2-内部时钟电路，3-CPLD输入I/O接口，4-CPLD插座电连接，5-ByteBlaster电缆插座，6-CPLD输出I/O接口，7 电源稳压电路，8-USB电源接口，9-16路发光二极管，10-发光二极管输入接口，11-CPLD输入I/O接口，12-数码管输入接口，13-数码管，14-导线，15-固定电平触发电路，16-触发电路输出接口，17-单次脉冲触发电路，18-外部时钟信号接口。

具体实施方式