[实用新型]运动控制卡

说明书

技术领域

本实用新型涉及一种运动控制卡。

背景技术

目前大部分控制系统都是基于DSP或DSP+FPGA(这里的FPGA仅仅用来处理接口或加密的辅助功能，不做运动控制处理，真正的运动控制处理是以DSP为核心)的运动控制系统方案(见图4)，但是首先，DSP依旧是软处理技术，无法达到专用集成电路那样高性能、高可靠、高一致性，同时DSP本来是主控器件，利用它开发成一个运动控制功能块，使得其作为一个从属应用器件，应用起来不方便，与外界的主控器件接口如何实施比较繁琐；其次，把DSP既作为运动控制功能实现部分，又作为控制系统中的主控器件，就会造成系统中，运动控制专用处理、一般的管理控制、人机界面设计混乱在一起；再次，DSP作为一般的系统管理处理单元，其开放性、通用性较差；最后DSP作为通用的信号处理芯片，利用它来处理专用的运动控制，除了内嵌DSP块外，没多元的、定向的、并行硬件加速模块来专门去处理算法或系统其他功能逻辑，只能以高主频高规格DSP产品去实现，这样造成事倍功半的结果，成本较高。

实用新型内容

本实用新型的目的在于提供一种既具有硬件那样高性能、高可靠、高一致性又具有软件那样可编程、可重构、可移植性强的优点并且易用、开放、灵活、成本较低的运动控制卡。

本实用新型提供的这种运动控制卡，包括通讯接口、U盘接口、FPGA可重构主控制器、存储器、输入输出控制信号端口，DA主轴控制模块、液晶显示器、按键、接口板，还包括ARM计算协处理器，所述ARM计算协处理器和存储器均通过总线与FPGA可重构主控制器相连，所述ARM计算协处理器协助FPGA对要进行的加工图形文件进行一些加工数据解析，并在ARM内部进行一些速度前瞻规划。

所述存储器采用板载大容量SD存储器，用来存储加工图形文件和数据。所述运动控制卡与上位机以太网为媒介进行通信。

本实用新型运动控制卡，将运动控制方案中的处理部分交给了FPGA，结合通用的RISC CPU即ARM为系统管理所应用，由于FPGA的先天特点，柔性很大，有利于快速应对市场需求的变化带来的对控制的性能、资源分配的变化，通过对FPGA内部逻辑的改变可以改变主控CPU、逻辑的构成，甚至构建完全不同的新的控制结构，而32bit ARM作为目前非常流行的RISC CPU，数据处理能力强，通用性强，性价比高，工作稳定，由此可见本实用新型运动控制卡，既具有软件那样可编程、可重构的性能，又有硬件那样高性能、高可靠、高一致性的特点，并且易用、开放、灵活成本较低。

附图说明

图1是本实用新型模块图；

图2是本实用新型用于低成本开环步进电机方案模块图；

图3是本实用新型用于高性能闭环伺服电机方案模块图；

图4是现有技术模块图。

具体实施方式

从图1可知，本实用新型提供的这种运动控制卡，包括通讯接口，U盘接口，FPGA可重构主控制器，输入输出控制信号端口，DA主轴控制模块，液晶显示器，按键，板载大容量SD存储器，ARM计算协处理器，都通过总线与FPGA可重构主控制器连接，接口板与输入输出控制信号端口及DA主轴控制器相连。

其中FPGA可重构主控制器可应对不同控制性能、资源分配要求而进行内部逻辑的改变以构建完全不同的新的控制结构，根据具体的情况，ARM计算协处理器是可选的，在控制要求不高，处理数据不太复杂的情况下(如低成本开环步进电机方案)，所有的运动控制均有FPGA可重构主控制器来完成，不需要ARM计算协处理器，而在控制要求较高，处理数据比较复杂的情况下(如高性能闭环伺服电机方案)，为减轻FPGA可重构主控制器的负担，由ARM计算协处理器来协助处理数据。

下面就这两种情况各举例说明一下：

参见图2，这是本实用新型用于低成本开环步进电机的实例：

由于开环计算简单，所以计算协处理器AMR可以不需要焊上，从而降低了硬件成本，配步进电机专用的低成本接口板(只需要少量光藕做输入输出)即可，FPGA可重构主控制器内构架定义为采用ALTERA公司的NIOS II方案，使用ALTERA公司提供的SOPC Builder工具在FPGA内嵌入一个32位CPU，该CPU性能相当于ARM7，50M的主频完全能够满足开环控制的计算要求，CPU内部外设根据需要定制，那么此时硬件系统被重构为图2所示的结构，该方案只有一个CPU，文件解析、人机交互，轨迹规划，加减速控制均由它完成，其中多轴脉冲发生器以一个NIOS II自定义外设的形式挂接在CPU核心的Avalon总线。

参见图3，是本实用新型用于高性能闭环伺服电机的实施方式：