[实用新型]一种IRIG_B码解码接口电路

说明书

技术领域

本实用新型属于电力技术领域，具体涉及一种电力系统的自动化技术。

背景技术

IRIG时间编码序列，是由美国靶场间仪器组(IRIG)提出来的，被广泛应用于时间信息传输系统中。IRIG的编码格式有“A、B、D、E、G、H、C”七种格式，“C”码已经废除并由IRIG-H码代替，其中IRIG-B的编码格式应用的最多最普遍。电力系统对时间统一的要求越来越高，由于GPS系统具有使用简便、定时精度高、信号稳定等优点，在许多自动化设备中得到了广泛应用，IRIG-B在具体使用的时候，需要经过信号解码才能还原具体的时间信息。

发明内容

本实用新型要解决的技术问题是提供一种运算实时性好、硬件结构简单、设计周期短、功耗低的IRIG_B码解码接口电路。

解决上述问题的技术方案是：本实用新型设有

IRIG_B码信号转换电路，用于将从GPS模块输入的IRIG_B码信号转换后输入到CPLD芯片的指定引脚；

CPLD芯片，用于完成对转换后的IRIG_B码信号的解析和计算，提取码元信息，再经过锁存和同步处理，正确地还原出时间信息；

RS232芯片，用于将CPLD芯片还原出的时间信息转成标准的RS232数据输出。

本实用新型可为电网上的保护装置、故障录波装置、继电保护测试仪等提供GPS时间数据，提高测量的精度和实时性，由于本实用新型可将IRIG_B码信号转换成数字量直接输入到这些装置上使用，所以使传统的MCU或DSP不用再进行A/D转换工作，大大减轻了MCU或DSP的运算负荷。同时因本实用新型采用了CPLD可编程门阵列作为核心芯片，所以具有扩展性和运算实时性好、结构简单、功耗低、适应性强和开发周期短、开发成本低的优点。

附图说明

图1、本实用新型结构示意图

图2、本实用新型实施例接收的IRIG_B码示意图

图3、本实用新型实施例接口的软件模块流程图

图4、本实用新型实施例电路图

具体实施方式

本例是基于CPLD的IRIG_B码的解码接口，参见图4电路图：

输入电源：J4的5V和GND；

采用XC95288XL-TQ144的CPLD芯片作主电路；

IRIG_B码信号转换电路由D4光电耦合电路(TLP521-1)、J7(HEADER3X2)以及U2(Max487ESA)电路组成，用于将从GPS模块输入的IRIG_B码信号转换后输入到CPLD芯片的指定引脚；

RIG-B直流码信号有两种：一种是TTL电平提供，一种是通过422的一对双绞线输入。由J7跳线来选择，当J7的1和3、2和4跳在一起的时候，对应的B_IN+和B_IN-为TTL电平的B码信号；当3和5、4和6跳在一起的时候，对应的是经过U2(MAX487ESA)芯片转换的RS422信号。最后，B+和B-经过D4光电耦合电路转换后输入到CPLD芯片的B_OUT脚；

CPLD芯片，用于对D4、U2和J7信号转换电路输入的IRIG_B码信号进行解析、计算、提取码元信息，再经过锁存和同步处理，正确地还原出时间信息从TXD1(105)脚通过光耦器D1输入到U3(RS232)串口输出芯片；

U3串口输出芯片采用MAX232E，用于将CPLD芯片还原出的时间信息转成标准的RS232信号和秒脉冲、分脉冲输出；

同时CPLD芯片还分别通过光耦器D2、D3、D5输出TTL分脉冲、秒脉冲和开关节点秒脉冲。

RS232串口信号：通过跳线，可以设置标准串口连接的方式是交叉或者不交叉。

上述CPLD芯片采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

参见图2，IRIG-B码输入信号(IRIG_B_IN)：帧速率为每秒1帧，可将1帧(1s)分为10个字，每字为10位，每位的周期均为10ms。每位都以高电平开始，其持续时间分为3种类型，即2ms(如二进制“0”码和索引标准)、5ms(如二进制“1”码)和8ms(如参考码元，即每秒开始的每一字的第一位；位置标志P0-P9，即每个字的第十位)。第一个字传送的是s(秒)信息，第二个字是min(分)信息，第三个字是h(时)信息，第四、五个字是d(从1月1日开始计算的累积日)信息。

由IRIG-B码得到的信号，上升沿表示是秒脉冲信号，高电平持续2ms后转为低电平。当IRIG-B信号中出现帧错误，能将发出出错标志信号。