[实用新型]基于FPGA的自整定PID控制器

权利要求书

1.一种基于FPGA的自整定PID控制器，其特征是：

由FPGA控制A/D转换器采集系统设定值与被控对象输出的误差信号，所述误差信号一路接入FPGA内部的数字PID控制器，并在所述数字PID控制器中经过比例、积分和微分操作产生被控对象的数字控制信号，所述数字控制信号经D/A转换器向被控对象输出模拟控制信号；所述误差信号的另一路接入FPGA中自适应遗传算法AGA模块，在所述FPGA中采用自适应遗传算法对PID控制器参数进行自整定，并生成所述A/D转换器和D/A转换器的驱动时序。

2.根据权利要求1所述的基于FPGA的自整定PID控制器，其特征是所述FPGA外接可使系统投入PID控制器参数整定的参数整定起动开关，并外接用于设定A/D转换器和D/A转换器的时钟频率的六位拨码开关。

3.根据权利要求1所述基于FPGA的自整定PID控制器，其特征是所述FPGA采用EP1C3T144C8，以LT1086实现系统外部5V电源到所述EP1C3T144C8的IO端的3.3V电压的电源转换，采用LT15871.5实现3.3V到EP1C3T144C8内核1.5V电压的电源转换；所述FPGA外接JTAG和AS两种配置模式，采用20MHZ有源晶振提供系统时钟。

4.根据权利要求3所述的基于FPGA的自整定PID控制器，其特征是所述A/D转换器采用TLC5510，所述TLC5510的八位数字量输出连接到所述FPGA的八个IO端，所述A/D转换器的使能信号连接到所述FPGA的第59脚，并且设置为低电平有效；所述A/D转换器的转换时钟CLK连接到所述FPGA的第72脚。

5.根据权利要求3所述的基于FPGA的自整定PID控制器，其特征是所述D/A转换器采用THS5651，所述THS5651的数字输入端口直接连接到所述FPGA的IO口，所述THS5651的时钟引脚连接到所述FPGA的第51脚；所述THS5651采用二进制输入格式，其输出信号通过运放THS4001构成的电流电压变换电路将输出的电流信号转变为用于控制被控对象的电压信号，输出电压范围为-5V到+5V。