[实用新型]一种MOSFET器件

说明书

技术领域

本实用新型涉及金属氧化物半导体场效应晶体管(MOSFET)，具体涉及低阻高压N型MOSFET(NMOS)。

背景技术

对于采用BiCMOS或BCDMOS工艺制造的横向高压MOSFET，低导通电阻和高压是两个主要的设计因素。图1示出了一种传统的横向型高压NMOS。图2A、2B示出了制造过程中的两个工艺步骤用于描述传统高压N型MOSFET(NMOS)的结构特点。如图1所示，高压NMOS包含一P型衬底，在P型衬底上含一P阱和一N阱。NMOS进一步包含由氧化层11和多晶硅层12组成的栅极G，N+源极区S和N+漏极区。如图2A所示，在传统的工艺中，P阱由N阱氧化层20作阻挡层掺杂而成，同时横向扩散至N阱氧化层20下方。如图2B所示，当N阱氧化层20去除后，P阱上部呈现一个台阶。由于掩膜匹配误差的存在，栅极和P阱的重叠长度需要适当拉长以保证沟道长度，从而保证器件性能。这样，该台阶将位于NMOS的沟道之上，沟道在图1上即P阱与栅极重叠的虚线区域，这个台阶使得沟道呈弯曲状，将妨碍沟道中电子的流通，因此，导通电阻将增大。此外，拉长的NMOS的沟道也进一步增大导通电阻。

因此，需要提出一种新的工艺，消除高压MOSFET沟道中存在的台阶现象。

实用新型内容

本实用新型的目的在于提出一种高压横向MOSFET，该高压MOSFET采用体区双次掺杂方式，其中第二次掺杂以栅极自对准，并向栅极区扩散，该扩散部分形成MOSFET的沟道，消除了沟道中存在的台阶现象，提高了器件的性能。

具体来说，本实用新型的目的在于提出一种MOSFET器件，包括一半导体衬底；第一型掺杂阱，位于所述半导体衬底上；漏极接触区，位于所述第一型掺杂阱中，为高浓度的第一型掺杂；第二型掺杂阱，位于所述半导体衬底上；第二型基区，位于所述第二型掺杂阱中，掺杂深度比所述第二型掺杂阱浅；源极区，位于所述第二型基区中，为高浓度的第一型掺杂；栅极区，和所述第一型掺杂阱和第二型基区部分重叠；以及场氧区，位于栅极区和漏极接触区之间；其中，位于栅极区下方的第二型基区中的沟道呈水平结构。在一个实施例中，第一型为N型，第二型为P型。在另一个实施例中，第一型为P型，第二型为N型。

在一个实施例中，该MOSFET器件的半导体表面含有半导体半导体台阶，该台阶通常在制作体掺杂区时形成，该MOSFET器件的栅极区尺寸小，和半导体台阶不重叠。其中P型掺杂阱和N型掺杂阱接触。P型基区与所述P型掺杂阱边缘对齐，所述P型基区掺杂浓度高于所述P型掺杂阱。衬底为P型。N型掺杂阱包含至少两种层次的掺杂浓度。

N型掺杂包含采用磷、砷或锑之中的至少一种进行掺杂。P型掺杂包含采用硼、铝或镓之中的至少一种进行掺杂。

本实用新型的目的还在于提出一种横向MOSFET器件，包括栅极区；漏极区，位于栅极区第一侧；体区，位于栅极区第二侧，包含第一个层次的 掺杂区和第二个层次的掺杂区，其中第二个层次的掺杂区浓度比第一个掺杂区的浓度大，第二个掺杂区的深度比第一个掺杂区深度浅，第二个掺杂区靠近栅极区与栅极区重叠的部分构成LDMOS器件的沟道；源极区，位于体区；以及场氧区，位于栅极区和漏极接触区之间；其中，沟道呈水平结构。在一个实施例中，该MOSFET器件进一步包含半导体衬底，其中漏极区包含位于半导体衬底上的第一型掺杂阱和与所述第一型掺杂阱接触的高浓度第一型漏极接触区；体区为位于半导体衬底上的第二型掺杂区；源极区为与体区接触的高浓度第一型掺杂区。在一个实施例中其中第一个层次的掺杂区以第一型掺杂阱氧化物层自对准制作。在另一个实施例中，第一个层次的掺杂区通过光刻技术采用一掩膜制作。

一个实施例中，栅极区包含氧化物层和多晶硅层。

一个实施例中，所述氧化物层位于多晶硅层下面。

本实用新型采用上述结构的MOSFET器件，消除了半导体台阶带来的沟道弯曲结构，降低了导通电阻，提高了器件性能。

附图说明

图1示出了一个现有的高压NMOS的横截面结构。

图2A和图2B示出了形成现有技术中的高压NOMS沟道台阶的工艺步骤。

图3A和3B示出了本实用新型的一个含短沟道的高压MOSFET实施例的横截面示意图。

图4所示为本实用新型的另一个高压MOSFET实施例的横截面示意图。

具体实施方式