[实用新型]一种支持图像并行处理的条码解码装置

说明书

【技术领域】

本实用新型涉及一种条码解码装置，特别涉及一种支持图像并行处理的条码解码装置。 

【背景技术】

条码技术是在计算机技术与信息技术基础上发展起来的一门容编码、印刷、识别、数据采集和处理于一身的新兴技术。条码技术由于其识别快速、准确、可靠以及成本低等优点，被广泛应用于商业、图书管理、仓储、邮电、交通和工业控制等领域，并且势必在逐渐兴起的“物联网”应用中发挥重大的作用。 

目前被广泛使用的条码包括一维条码及二维条码。一维条码又称线形条码是由平行排列的多个″条″和″空″单元组成，条形码信息靠条和空的不同宽度和位置来表达。一维条码只是在一个方向(一般是水平方向)表达信息，而在垂直方向则不表达任何信息，因此信息容量及空间利用率较低，并且在条码损坏后即无法识别。 

二维条码是由按一定规律在二维方向上分布的黑白相间的特定几何图形组成，其可以在二维方向上表达信息，因此信息容量及空间利用率较低，并具有一定的校验功能。二维条码可以分为堆叠式二维条码和矩阵式二维条码。堆叠式二维条码是由多行短截的一维条码堆叠而成，代表性的堆叠式二维条码包括PDF417、Code 49、Code 16K等。矩阵式二维条码是由按预定规则分布于矩阵中的黑、白模块组成，代表性的矩阵式二维条码包括Codeone、Aztec、Date MatriX、QR码等。 

目前，对条码图像的解码过程基本都是采用串行方式进行。 

现有条码解码过程都是等待拍摄系统获取条码图像并将图像完全传输到RAM后进行解码。在传输过程中，处理单元完全处于等待状态，造成了时间上的浪费。 

【实用新型内容】

为了解决以上问题，本实用新型提供了一种支持图像并行处理的条码解码装置，由此提高条码图像的识别速度。 

本实用新型提供了一种支持图像并行处理的条码解码装置，该条码解码装置包括：数据存储器，用于接收条码图像；处理单元，用于在条码图像的传输过程中对数据存储器已接收的条码图像片断进行识别。 

根据本实用新型一优选实施例，处理单元包括至少两个子处理单元，至少两个子处理单元分别对应同一条码识别规则的不同识别步骤，至少两个子处理单元串接设置，以实现同一条码识别规则的完整识别过程。 

根据本实用新型一优选实施例，处理单元为由硬件逻辑实现的可对条码图像片段进行识别的条码运算逻辑。 

根据本实用新型一优选实施例，条码运算逻辑为至少两个，至少两个条码运算逻辑分别利用针对不同码制的识别规则对同一条码图像片段进行并行识别。 

根据本实用新型一优选实施例，条码解码装置进一步包括主控逻辑模块以及设置于数据存储器与至少两个条码运算逻辑之间的选通逻辑门，选通逻辑门在主控逻辑模块的控制下选择性连通数据存储器与对应的条码运算逻辑。 

根据本实用新型一优选实施例，选通逻辑门包括一输入端口、多个输出端口以及至少一控制端口，选通逻辑门的输入端口连接数据存储器的输出端口，选通逻辑门的多个输出端口分别连接对应的条码运算逻辑的输入端口，选通逻辑门的控制端口连接主控逻辑模块，以在主控逻辑模块的控制下选择性连通选通逻辑门的输入端口与选通逻辑门的对应输出端口。 

通过上述方法，实现了条码图像传输与条码识别过程的并行，由此提高了条码图像的识别速度。 

【附图说明】

图1为本实用新型第一实施例的示意框图。 

图2为本实用新型第二实施例的示意框图。 

图3为本实用新型第三实施例的示意框图。 

图4为本实用新型第四实施例的示意框图。 

图5为本实用新型第五实施例的示意框图。 

图6为实现本实用新型第一至第五实施例的硬件逻辑架构的示意框图。 

图7为图6所示的硬件逻辑架构中的数据管理系统的示意框图。 

图8为实现本实用新型第一至第五实施例的软件架构的示意框图。 

图9为图8所示的软件架构的第一工作状态。 

图10为图8所示的软件架构的第二工作状态。 

下面结合附图和实施例对本实用新型进行详细说明。