[实用新型]一种集成电路的过压保护电路

权利要求书

1.一种集成电路的过压保护电路，其特征在于包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、比较器及若干个齐纳二极管，所有所述的齐纳二极管依次阴阳相连接，第一个所述的齐纳二极管的阴极接输入电源，最后一个所述的齐纳二极管的阳极与所述的第一电阻的第一端相连接，所述的第一电阻的第二端与所述的第二电阻的第一端相连接，所述的第一电阻的第二端与所述的第二电阻的第一端的公共连接端与所述的比较器的负输入端相连接，所述的第二电阻的第二端与所述的第三电阻的第一端相连接，所述的第二电阻的第二端与所述的第三电阻的第一端的公共连接端与所述的第一NMOS晶体管的栅极相连接，所述的第三电阻的第二端和所述的第一NMOS晶体管的源极均接电源地，所述的第一NMOS晶体管的漏极与所述的第四电阻的第二端相连接，所述的第一NMOS晶体管的漏极与所述的第四电阻的第二端的公共连接端与所述的PMOS晶体管的栅极相连接，所述的第四电阻的第一端和所述的PMOS晶体管的源极均接输入电源，所述的PMOS晶体管的漏极与所述的第五电阻的第一端相连接，所述的PMOS晶体管的漏极与所述的第五电阻的第一端的公共连接端与所述的第二NMOS晶体管的栅极相连接，所述的第五电阻的第二端与所述的第二NMOS晶体管的源极均接电源地，所述的第二NMOS晶体管的漏极接输入电源，所述的比较器的正输入端输入固定比较电平，所述的比较器的输出端输出过压保护逻辑信号。

2.根据权利要求1所述的一种集成电路的过压保护电路，其特征在于所述的齐纳二极管的个数为三个，分别为第一齐纳二极管、第二齐纳二极管和第三齐纳二极管，所述的第一齐纳二极管的阴极接输入电源，所述的第一齐纳二极管的阳极与所述的第二齐纳二极管的阴极相连接，所述的第二齐纳二极管的阳极与所述的第三齐纳二极管的阴极相连接，所述的第三齐纳二极管的阳极与所述的第一电阻的第一端相连接。

3.根据权利要求1或2所述的一种集成电路的过压保护电路，其特征在于所述的第二NMOS晶体管和所述的第五电阻构成输入电源静电释放保护电路。

4.根据权利要求1所述的一种集成电路的过压保护电路，其特征在于所述的齐纳二极管的个数为四个，分别为第一齐纳二极管、第二齐纳二极管、第三齐纳二极管和第四齐纳二极管，所述的第一齐纳二极管的阴极接输入电源，所述的第一齐纳二极管的阳极与所述的第二齐纳二极管的阴极相连接，所述的第二齐纳二极管的阳极与所述的第三齐纳二极管的阴极相连接，所述的第三齐纳二极管的阳极与所述的第四齐纳二极管的阴极相连接，所述的第四齐纳二极管的阳极与所述的第一电阻的第一端相连接。

5.根据权利要求1所述的一种集成电路的过压保护电路，其特征在于所述的齐纳 二极管的个数为一个，所述的齐纳二极管的阴极接输入电源，所述的齐纳二极管的阳极与所述的第一电阻的第一端相连接。