[实用新型]一种高压端口结构及半导体器件

说明书

技术领域

本实用新型属于半导体技术领域，尤其涉及一种高压端口结构及半导体器件。

背景技术

随着航天技术的发展，对用于星载计算机及控制系统的半导体器件可靠性要求越来越高。在辐照环境下，多种宇宙射线和重离子具有较强的辐射能力，会对由半导体器件组成的电子控制系统造成损害，常规的半导体器件均难以适应这种恶劣的工作环境，以致航天器在运行过程中，半导体器件受宇宙射线干扰、损害使其失效。

以用于存储星载计算机控制系统的基本指令的存储器件为例，其抗辐照能力就尤为重要，该器件一旦被损害，将直接导致整个系统失效。在众多存储器件中，基于反熔丝技术设计的大容量可编程存储器具有芯片面积小、保密性强、可靠性高的特点，非常适合航天领域的应用，该存储器件在对存储单元编程时需要从外部加入高压信号，这在芯片设计上就需要能够抗高压的端口，而用在抗辐照领域的可编程存储器对于高压端口的设计提出了更高的要求。不仅要满足ESD(静电释放)保护及编程时耐压的要求，而且要保证在辐照环境下确保芯片能够正常工作具有抗辐照的能力，无法满足航天工程需求。

图1示出了目前存储器件及其他半导体器件的高压端口的结构，该高压端口结构包括P型衬底10，P型衬底上有两种阱区，一种为P阱21，一种为N阱11。N阱区11内有一个N+注入区12，N阱11和N+注入区12构成一个最外部的环型结构，即N+注入环。P阱21被N阱环11所包围，P阱21内部的最外围有一个环型P+注入区14，即P+注入环。环型P+注入区14和N阱环11之间用浅沟槽隔离(Shallow Trench Isolation，STI)13进行隔离。N+注入环和P+注入环构成双环结构。在环型P+注入区14内有两个NMOS晶体管组成的串联电路。第一NMOS晶体管的栅极18接工作电源，漏极20接高压端口信号，源极19与第二NMOS晶体管的漏极19相连。第二NOMS晶体管的栅极17接地，漏极19与第一NMOS晶体管源极19相连，源极15接地。该结构在抗辐照性能上有明显的缺陷。

目前主流的加工技术采用自对准工艺制作晶体管，这种设计使多晶硅栅(即图1中的栅极17、18)在栅氧区(形成栅极的区域)和场氧区(栅氧区以外的区域)的过渡区产生了一个寄生晶体管，该寄生晶体管对总剂量的电离辐射极为敏感。当晶体管受到电离辐射时，在氧化层中会产生大量的空穴陷阱，能够俘获相当多的空穴，这将严重影响到晶体管的I-V(电流-电压)特性。随着辐射量的增加，寄生晶体管漏电流迅速上升，当漏电流增加到接近本征管的开态电流时，NMOS晶体管永久开启，导致电路功能失效。

综上，目前存储器件及其他半导体器件的高压端口的设计主要针对耐高压以及ESD防护，对抗辐照能力的研究为空白。

实用新型内容

本实用新型的目的在于提供一种高压端口结构及半导体器件，旨在解决目前的半导体器件的高压端口抗辐射能力差的问题。

本实用新型是这样实现的，一种高压端口结构，在一衬底上形成有P阱和N阱，所述P阱内部的外围有一P+注入区，所述P+注入区内有两个串联的NMOS管，至少其中一个NMOS管为环形栅结构。

进一步地，所述P+注入区为环形结构，所述N阱内有一N+注入区，所述N阱和所述N+注入区在所述P阱外部形成一环形结构。

进一步地，所述P+注入区与由所述N阱和所述N+注入区形成的环形结构之间用STI浅沟槽隔离。

本实用新型实施例还提供了一种半导体器件，所述半导体器件的高压端口具有如上所述的高压端口结构。

本实用新型实施例还提供了一种半导体器件，所述半导体器件包括多个并联的高压端口结构，所述高压端口结构为如上所述的高压端口结构。

本实用新型中，通过在高压端口结构中部分或全部采用环形栅结构，在源/漏之间完全消除了场氧到栅氧的过渡区，从而解决寄生晶体管漏电效应，使器件抗总剂量能力增强。具体实施时，根据实际需求还可以采用多个上述高压端口结构并联的方式来增强驱动能力。

附图说明

图1是现有技术提供的存储器件及其他半导体器件的高压端口的结构示意图；

图2是本实用新型实施例提供的高压端口结构的俯视图；

图3是本实用新型实施例提供的高压端口结构的剖面图；

图4是图2、图3中的第一NMOS和第二NMOS的等效图；

图5是本实用新型实施例提供的将高压端口应用于存储器件的示意图。

具体实施方式