[发明专利]半导体器件栅极的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其是一种半导体器件的栅极的形成方法。

背景技术

随着超大规模集成电路(VLSI)的深入发展，半导体芯片上的器件集成度日益提高、器件的几何尺寸则日益减小。当器件的几何尺寸减小时，器件的制造工艺受到越来越大的挑战。

以半导体器件(例如MOS管)的栅极来说，现有形成方法可以参见附图1a，在衬底10上依次形成有栅氧化层11、多晶硅层12、底部抗反射层13，在底部抗反射层13上形成图形化的光刻胶14，其中底部抗反射层13可以为有机抗反射层；以所述光刻胶14为掩模，刻蚀底部抗反射层13，将底部抗反射层13图形化；再以图案化的底部抗反射层13为掩模，刻蚀多晶硅层12，形成栅极。

经过上述工艺形成的栅极，主要具有以下两个缺陷：第一，边缘较为粗糙，参见图1b。例如，对于某一款产品，栅极宽度CD的粗糙度(栅极宽度最大值与最小值之偏差)达到10nm，粗糙度的均值达到7.3nm。第二，栅极的端部产生拉回现象(pull back)，形成鸟嘴形，参见图1c。拉回现象导致相邻栅极端部之间的距离增大，例如上述产品中，相邻栅极端部之间的距离d平均为73.6nm。上述缺陷会影响栅极特征尺寸的一致性，影响栅极与有源区的重叠面积，导致器件良率和稳定性的降低。

发明内容

本发明所要解决的技术问题是现有技术中，栅极轮廓不理想、特征尺寸一致性较差的不足。

为解决上述技术问题，本发明所采用的技术方案是：一种半导体器件栅极的形成方法，包括如下步骤：(a)提供衬底，在衬底上依次形成栅氧化层、多晶硅层、介电质层、底部抗反射层，在底部抗反射层上形成图形化的光刻胶；(b)以所述图形化的光刻胶为掩模，刻蚀底部抗反射层、介电质层，形成图形化的底部抗反射层、介电质层，去除光刻胶；(c)以所述图形化的底部抗反射层、介电质层为掩模，通过刻蚀以图形化多晶硅层、栅氧化层，被图形化的多晶硅层形成栅极。

由于上述技术方案的采用，使得栅极轮廓的改善，器件性能稳定性以及良率均得以提高。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1a为现有技术中栅极刻蚀步骤的示意图；

图1b为现有技术形成的栅极的剖视图；

图1c为图1b的侧视缩略图；

图2a至2d为第一实施例栅极形成方法的原理图

图3为第二实施例中栅极刻蚀步骤的示意图。

具体实施方式

【实施例一】

本实施例通过对掩膜层的改进，进而改善所形成的栅极的形成方法、获得轮廓较优化的栅极。

本实施例所提出的栅极的形成方法，包括以下步骤：(a)提供衬底，在衬底上依次形成栅氧化层、多晶硅层、介电质层、底部抗反射层，在底部抗反射层上形成图形化的光刻胶；(b)以所述图形化的光刻胶为掩模，刻蚀底部抗反射层、介电质层，形成图形化的底部抗反射层、介电质层，去除光刻胶；(c)以所述图形化的底部抗反射层、介电质层为掩模，通过刻蚀以图形化多晶硅层、栅氧化层，被图形化的多晶硅层形成栅极。

下面结合附图2a至2d对上述形成方法进行详细介绍。

(a)提供衬底，在衬底上依次形成栅氧化层、多晶硅层、介电质层、底部抗反射层，在底部抗反射层上形成图形化的光刻胶；

参见图2a，提供衬底20，该衬底20可以是已经进行过预掺杂、掺杂，已经形成了阱区的半导体衬底。

利用高温炉管氧化工艺在衬底上生长一层致密的栅氧化层21，所述高温炉管氧化工艺可以为干氧化(以O₂为原料)或者湿氧化(以H₂O为原料)，也可以采用其它替代工艺。

在栅氧化层21上采用化学气相沉积的工艺形成多晶硅层22，所述多晶硅层22用来形成后续的多晶硅栅极。

在多晶硅层22上形成介电质层23，所述介电质层23的材质可以为氮氧化硅、氧化硅、氮化硅等；优选具有较大介电常数K值的材料，例如K值大于3，可以使得介电质层23具有较大的致密度与硬度；介电质层23的形成工艺可以为化学气相沉积或者高温炉管生长；介电质层23的厚度为

在介电质层23上形成抗反射层24，先进的半导体制造工艺中应用较多的抗反射层24为硅基聚合物，该硅基聚合物为液态，旋涂后经高温固化成型。抗反射层24的厚度可以为20nm～200nm范围。