[发明专利]高频智能缓冲器

说明书

技术领域

本文所述技术涉及信号缓冲器，并且具体涉及高频智能缓冲器。

背景技术

在以前版本的高频缓冲器中，推挽式输出缓冲器被偏置于固定条件下。这使得电路设计中的权衡颇为困难。如果缓冲器的偏置为低，那么缓冲器无法以高频驱动大的电容性负载。如果偏置电流为高，那么其在被驱动的输出电容为低时会浪费电流。

发明内容

本文描述的是用以实现高功效高频缓冲器的电路和方法。能够检测经缓冲的信号的幅度并将其与输入信号的幅度相比较。将比较结果反馈给缓冲器，以保持输出增益基本恒定。通过使用反馈控制，即使在负载条件或者信号频率改变的情况下也可以将缓冲器保持在最合适的偏置条件。

一些实施方式涉及这样的电路，该电路包括：缓冲器，其接收输入信号并产生输出信号；比较电路，其将输入信号与输出信号相比较，以产生比较结果；以及控制逻辑电路，其基于比较结果来控制缓冲器，以限制缓冲器所使用的电流量。

以上为本文所述的技术的一些实施方式的非限制性概要。

附图说明

在附图中，各图中示出的每个相同或接近相同的元件由相似的参考符来表示。为了清楚起见，并未在每幅附图中标记每个元件。附图不一定是按比例绘制的，而是着重于示例说明本发明的各个方面。

图1示出了一种智能缓冲器电路的框图。

图2-图4示出了图1的智能缓冲器电路的更为详细的示意图。

具体实施方式

本文所描述的智能缓冲器架构允许普通缓冲器在不同负载/频率条件下使用而不浪费电流或导致性能下降。不需要任何外部元件，因此系统复杂度不会增加。

如图1中所示，智能缓冲器电路1包括：高频缓冲器2，其具有多个可开启或关闭的电流引线(leg)；幅度比较电路4；双比较器电路6；控制逻辑电路8；以及双向移位寄存器10。一个或多个移位寄存器10可以控制缓冲器2中的电流引线，使其开启或关闭，从而闭合反馈回路。

当存在输入信号时，例如存在来自晶体振荡器的时钟信号CLKI时，高频缓冲器2根据负载条件和输入信号的频率产生具有一定量的衰减的相似输出信号CLKO。输入(in)时钟信号和输出(out)时钟信号都被馈送进幅度比较电路4，以产生三个电压：

VSIGH=VPPout2+ΔVH]]>

VSIGL=VPPout2+ΔVL]]>

VREF=VPPin2]]>

其中ΔV_H大于ΔV_L。这三个电压被馈送进双比较器电路6。控制逻辑电路8根据比较结果控制移位寄存器10。如果V_SIGH＜V_REF，那么其指示出输出信号CLKO的幅度过低，并且控制逻辑8将寄存器10右移1位，从而再开启一条电流引线。如果V_SIGL＞V_REF，那么其指示出输出信号CLKO的幅度不必要地过高，并且控制逻辑将寄存器左移1位，从而关闭一条电流引线。如果V_SIGH＞V_REF＞V_SIGL，那么其指示出输出信号CLKO的幅度具有适当的衰减，并且移位寄存器的状态不变。