[发明专利]一种倒装芯片的封装方法

说明书

技术领域

本发明一般涉及一种形成半导体器件封装体的制备方法，更确切的说，本发明涉及一种功率器件的倒装芯片的封装方法。

背景技术

在先进芯片封装方式中，晶圆级封装WLCSP(Wafer Level Chip Scale Packaging)是先行在整片晶圆上进行封装和测试，并利用聚酰亚胺材料覆盖晶圆的一面，然后才将其切割成一个个的IC封装体颗粒，因此封装体的体积即几乎等同于裸芯片的原尺寸，该封装体具备良好的散热及电气参数性能。

通常，在晶圆级封装的复杂工艺流程中，极其重要的步骤之一就是减薄芯片至一定的厚度。而芯片愈薄愈容易碎裂，这就要求在任何工艺步骤中要极力避免对芯片造成任何形态的损伤，例如，晶圆的切割就很容易导致芯片的边缘处有所崩裂，其后果之一就是所获得的不良芯片是缺角的。

另一方面，当前一种称之为平面凸点式封装(FBP，Flat Bump Package)的封装体，以附图1A-1I的工艺流程完成附图1J中封装体150的制备。

图1A示出的是引线框架100，其包括接触端子101和焊盘102，如图1B-1C所示，将芯片110通过导电材料103焊接在焊盘102上，并通过键合线104将连接芯片110内部电路的电极电性连接到接触端子101上，如图1D所示。之后进行塑封，利用塑封料120塑封芯片110及键合线104，并蚀刻引线框架100，使得获得的接触端子101、焊盘102外露于塑封料120，如图1E-1F所示。再对接触端子101、焊盘102的外表面镀一层金，形成镀金层105，如图1G所示；最后与塑封体的顶面粘合一层薄膜130，并切割塑封料120，完成以塑封体120′塑封包覆芯片110及键合线104的封装体150，如图1H-1J所示。

其中，焊盘102作为散热或是电极所用，接触端子101、焊盘102均用于焊接至印刷电路板PCB之类的基板上，并与外部电路连接。焊盘102因为要承载芯片110，其体积一般较大；而键合线104之类的键合引线则容易带来负面效应的离散电感，并且键合线104要保障一定的弧高，这也不利于缩减塑封体120′的厚度。图1J示出的封装体150的尺寸大小、电气性能并不理想。

如此一来，本申请是基于以下考量：先对芯片进行封装再实施减薄，使得芯片完成封装后所获得的封装体具备较佳的尺寸，并具备良好的散热及电气参数性能；在封装工艺过程中，竭力降低芯片的缺角风险并获得更薄的芯片厚度。

发明内容

鉴于上述问题，本发明提出了一种倒装芯片的封装方法，包括以下步骤：

提供一引线框架，在引线框架上设置有多个凸出于引线框架顶面的互连导杆；

将正面设置有键合衬垫的芯片倒装焊接至所述引线框架上，其中，所述键合衬垫与所述互连导杆焊接；

于引线框架的顶面进行塑封，以塑封料塑封包覆所述芯片及互连导杆；

于引线框架的底面蚀刻引线框架，形成与互连导杆连接并凸出于塑封料底面的接触端子；

于所述接触端子的表面设置一层金属保护层；

粘贴一层薄膜至减薄后的塑封料的顶面；

切割塑封料并移除薄膜形成多颗以塑封体塑封包覆所述芯片的封装体。

上述的方法，其中，通过涂覆在互连导杆上的导电材料，将所述键合衬垫与所述互连导杆焊接。

上述的方法，其中，通过镀于互连导杆上的导电材料及镀于键合衬垫上的金属镀层，将所述键合衬垫与所述互连导杆共晶焊接。

上述的方法，其中，还包括在芯片塑封后研磨减薄塑封料及芯片，并将减薄后的芯片的背面于减薄后的塑封料的顶面中予以外露的步骤。

上述的方法，其中，还包括沉积一层背面金属层至减薄后的芯片的背面的步骤。

上述的方法，其中，在沉积一层背面金属层至减薄后的芯片的背面之前，还在减薄后的芯片的背面进行以下工艺步骤：

进行蚀刻；

并且进行离子注入及激光退火。

上述的方法，其中，所述接触端子凸出至塑封体的底面之外，并且所述背面金属层外露于塑封体的顶面。

上述的方法，在一种实施例中，所述芯片为金属氧化物半导体场效应管，所述键合衬垫至少包括构成芯片栅极电极的栅极键合衬垫、构成芯片源极电极的源极键合衬垫，并且所述背面金属层构成芯片的漏极电极。