[发明专利]SIMD向量的同步化

说明书

技术领域

本公开涉及微处理器及其它处理装置，更具体来说，涉及SIMD向量的同步化。

背景技术

在例如包括多线程化处理器、多个处理装置和/或多核处理器的系统中的多个线程和/或处理单元(下文称为代理)常常需要共享资源以及存储在该系统中的数据。注意要确保代理访问最近更新的数据，并确保代理不会访问和修改当前与另一个代理相关联的数据。使这种数据和资源共享进一步复杂化的是，大多数现代处理装置包括一个或多个专用高速缓存存储器。在多处理器和多核系统内，这些芯片上高速缓存将通常并且实际上一般的确包含某个数据项的多个副本。因此，当代理访问某个数据项的副本时，要确保读取经过更新的或有效的数据值。

因此，在这些系统中保持“高速缓存一致性”。高速缓存一致性是指从高速缓存存储器写入或读取到高速缓存存储器的数据的同步化，以使得线程或处理器所访问的存储在高速缓存中的任何数据项是该数据项的最新副本。此外，从高速缓存写回到主存储器的任何数据值应当是最当前的数据。

一种保持高速缓存一致性并确保当代理需要数据项时访问的是该数据项的最新值的方法是实现信号量(semaphore)(例如，标志或锁)。例如，锁包括响应代理(例如，在加载操作中)对来自存储器的特定数据项的请求而执行以确保处理器和/或线程之间的同步的过程。一般来说，锁与包括读/加载指令、修改数据项的指令和写/存储指令的指令集相关联。锁在本文中又称为“锁序列”或“锁操作”，它可包括例如：获取存储数据的存储器位置的所有权；对数据执行原子操作，同时防止其它进程对该数据进行操作；以及在执行原子操作之后释放该存储器位置的所有权。原子操作是以非中断方式按顺序执行并且此外还确保其完成或根本不完成的操作(即，该操作不可分割)。

发明内容

本发明涉及一种方法，包括：

通过处理装置中的解码器解码单个指令，所述单个指令对第一存储位置、第二存储位置和第三存储位置之间的多个数据元素指定向量比较和交换操作；

发出所述单个指令以供所述处理装置中的执行单元执行；以及响应所述单个指令的执行，

将来自所述第一存储位置的数据元素与所述第二存储位置中的对应数据元素进行比较；以及响应确定存在匹配，

用来自所述第三存储位置的对应数据元素替换来自所述第一存储位置的所述数据元素。

本发明涉及一种处理器，包括：

存储位置，配置成存储多个第一数据元素、多个第二数据元素和多个第三数据元素，所述多个第二和第三数据元素中的每个对应于所述多个第一数据元素中的一个；

解码器，配置成解码单个指令，所述单个指令对所述多个第一、第二和第三数据元素指定向量比较和交换操作；以及

执行单元，耦合到所述解码器以接收经解码的指令，并耦合到所述存储位置以执行所述向量比较和交换操作；

其中，响应所述向量比较和交换操作的执行，所述执行单元配置成：

比较来自所述多个第一和第二数据元素的对应数据元素；以及响应确定存在匹配，

用来自所述多个第三数据元素的对应数据元素替换来自所述多个第一数据元素的数据元素。

本发明涉及一种系统，包括：

存储器控制器，耦合到配置成存储多个第一数据元素的第一存储位置；以及

耦合到所述存储器控制器的处理器，所述处理器包括：

寄存器文件，配置成存储多个第二数据元素和多个第三数据元素，所述多个第二和第三数据元素中的每个对应于所述多个第一数据元素中的一个；

解码器，配置成解码单个指令，所述单个指令对所述多个第一、第二和第三数据元素指定向量比较和交换操作；以及

执行单元，耦合到所述解码器以接收经解码的指令，并耦合到所述第一存储位置和所述寄存器文件以执行所述向量比较和交换操作；

其中，响应所述向量比较和交换操作的执行，所述执行单元配置成：

比较来自所述多个第一和第二数据元素的对应数据元素；以及响应确定存在匹配，

用来自所述多个第三数据元素的对应数据元素替换来自所述多个第一数据元素的数据元素；以及响应确定不存在匹配，用来自所述多个第一数据元素的对应数据元素替换来自所述多个第二数据元素的数据元素。

本发明涉及一种其上存储有指令的计算机可读介质，所述指令可进行操作以使处理器装置：

解码单个指令，所述单个指令对多个数据元素指定向量比较和交换操作，每个数据元素具有对应的测试元素、替换元素和掩码元素；