[发明专利]一种电子标签解调电路无效
| 申请号: | 201010616078.8 | 申请日: | 2010-12-30 |
| 公开(公告)号: | CN102075144A | 公开(公告)日: | 2011-05-25 |
| 发明(设计)人: | 戴宇杰;陈力颖;吕英杰;张小兴 | 申请(专利权)人: | 天津南大强芯半导体芯片设计有限公司 |
| 主分类号: | H03D1/18 | 分类号: | H03D1/18 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 300457 天津市*** | 国省代码: | 天津;12 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 电子标签 解调 电路 | ||
(一)技术领域:
本发明涉及一种解调电路,尤其是一种电子标签解调电路。
(二)背景技术:
电子标签作为一种射频数据采集技术,正广泛应用于物流、防伪、电子票证以及门禁等领域。作为无源高频/超高频无线通信的电子标签系统,低成本、低功耗、大数据存储容量成为电子标签所需解决的问题。由于电子标签接收无线信号且为无源电路,如何极大提高电子标签的接收信号能力,并降低无源电子标签的功耗成为急需解决的重点问题。
(三)发明内容:
本发明的发明目的在于提供一种电子标签解调电路,它可以克服现有技术的不足,是一种能够极大地降低电路的瞬态功耗,在极大提高电子标签的接收信号能力同时,降低无源电子标签的功耗,从而提高电子标签的工作距离的电路。
本发明的技术方案:一种电子标签解调电路,包括包含子载波信号的高频/超高频输入幅度调制(ASK)信号端Vrf、地端子VSS、电源VDD、偏置电压信号端Vbias,其特征在于它包括包络检波电路、信号解调电路和信号整形电路;其中所说的包络检波电路的输入端连接包含子载波信号的高频/超高频输入幅度调制(ASK)信号端Vrf,其输出端与信号解调电路的输入端连接,并将检出的包络信号输出给信号解调电路;所说的信号解调电路输出端与信号整形电路的输入端;所说的信号整形电路的输出端输出所需的电压信号Vdem。
上述所说的包络检波电路由n个电容Ca1至Can、2n个二极管D1至D2n、n个电容Cb1至Cbn、(n-1)个二极管Da1至Da(n-1)、(n+1)个二极管Db1至Db(n+1)和N沟道晶体管M1构成;其中所说的电容Ca1至Can的一端与端子Vrf相连接,其另一端与二极管D1、D3、D5至D(2n-1)的负极相连接,并同时与二极管D2、D4、D6至D2n的正极相连接;所说的二极管D1、D3、D5至D(2n-1)的正极与地端子VSS相连接;所说的二极管D2、D4、D6至D2n的负极与电容Cb1至Cbn的一端及二极管D3至D2n的正极连接,其另一端与地端子VSS连接;所说的二极管Da1至Da(n-1)相互串连,其中二极管Da1的正极与地端子VSS相连接,二极管Da(n-1)的负极与二极管D(2n-2)的负极相连接;所说的二极管Db1至Db(n+1)的相互串连,其中二极管Db1的正极与地端子VSS相连接,二极管Db(n+1)的负极与二极管D2n的负极相连接;所说的N沟道晶体管M1的漏极与二极管Da(n-1)的负极和二极管D(2n-2)的负极相连接,其源极与地端子VSS相连接,其栅极与信号解调电路的输出端连接。
上述所说的包络检波电路由4个电容Ca1至Ca4、8个二极管D1至D8、4个电容Cb1至Cb4、3个二极管Da1至Da3、5个二极管Db1至Db5和N沟道晶体管M1构成;其中所说的电容Ca1至Ca4的一端与端子Vrf相连接,其另一端与二极管D1、二极管D3、二极管D5的负极相连接,并同时与二极管D2、二极管D4、二极管D6、二极管D8的正极相连接;所说的二极管D1、二极管D3、二极管D5、二极管D7的正极与地端子VSS相连接;所说的二极管D2、二极管D4、D6、二极管D8的负极与电容Cb1至Cb4的一端及二极管D3至D8的正极连接,其另一端与地端子VSS连接;所说的二极管Da1至Da3相互串连,其中二极管Da1的正极与地端子VSS相连接,二极管Da3的负极与二极管D6的负极相连接;所说的二极管Db1至Db5的相互串连,其中二极管Db1的正极与地端子VSS相连接,二极管Db5的负极与二极管D8的负极相连接;所说的N沟道晶体管M1的漏极与二极管Da3的负极和二极管D6的负极相连接,其源极与地端子VSS相连接,其栅极与信号解调电路的输出端连接。
上述所说的信号解调电路是由N沟道晶体管M2、N沟道晶体管M3、P沟道晶体管M4、P沟道晶体管M5和N沟道晶体管M6构成;其中所说的P沟道晶体管M4的源极和P沟道晶体管M5的源极连接在一起与电源VDD相连接,所说的P沟道晶体管M4的漏极与N沟道晶体管M2的漏极连接在一起与信号整形电路的输入端连接;所说的P沟道晶体管M4的栅极与P沟道晶体管M5的栅极相互连接;所说的P沟道晶体管M5的漏极与N沟道晶体管M3的漏极相互连接,其栅极与漏极短接;所说的N沟道晶体管M2的栅极与包络检波电路中N沟道晶体管M1的栅极连接,其源级接地端子VSS;所说的N沟道晶体管M3的源级接地端子VSS,其栅极与N沟道晶体管M6的栅极相互连接;所说的N沟道晶体管M6的源级接地端子VSS,其源级和栅极短接,且源级连接偏置电压信号端Vbias。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津南大强芯半导体芯片设计有限公司,未经天津南大强芯半导体芯片设计有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010616078.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种农业排灌用一表多卡电能表插卡电路
- 下一篇:一种PC赛璐珞塑料眼镜框





