[发明专利]晶体管及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及晶体管及其制作方法。

背景技术

应变记忆技术(Stress Memorization Technique，简称SMT)以及应力刻蚀阻挡层技术(Stressd-CESL，contact etch stop layer)是现有的提高晶体管载流子迁移率的两种技术。通过上述两种技术，在晶体管的沟道区形成稳定应力，提高沟道中的载流子迁移率。所述应力平行于沟道长度方向，可以为延伸应力或压缩应力。通常拉伸应力可以使得沟道区域中的原子排列更加疏松，从而提高电子的迁移率，适用于NMOS晶体管；而压缩应力使得沟道区域内的原子排布更加紧密，有助于提高空穴的迁移率，适用于PMOS晶体管。

请参考图1～图3，为现有技术的晶体管的制作方法剖面结构示意图。

首先，参考图1，提供半导体衬底10，所述半导体衬底10上形成有NMOS晶体管和PMOS晶体管，所述NMOS晶体管和PMOS晶体管之间具有隔离结构11。所述NMOS晶体管包括P阱(未示出)、形成于P阱内的NMOS晶体管源/漏区12、位于源/漏区12之间半导体衬底上的NMOS晶体管栅极13；所述PMOS晶体管包括：N阱(未示出)、形成于N阱内的PMOS晶体管的源/漏区14、位于源/漏区14之间的PMOS晶体管的栅极15。

然后，参考图2，在所述NMOS晶体管以及PMOS晶体管表面形成覆盖源/漏区12、栅极13以及半导体衬底10的应力层16，所述应力层16的材质可以为氮化硅。所述应力层16可以提供拉伸应力或压应力。假设所述应力层16提供拉伸应力，对NMOS晶体管产生有益影响。

然后，参考图3，使用掩膜层进行刻蚀，去除PMOS晶体管表面的应力层16，保留位于NMOS晶体管表面的应力层16。然后，进行退火，使得NMOS晶体管表面的应力层16诱发拉伸应力，所述拉伸应力保留在NMOS晶体管中，提高了NMOS晶体管沟道区载流子(即电子)的迁移率。在退火之后，通常进行刻蚀工艺去除位于NMOS晶体管的栅极13、源/漏区12以及半导体衬底10的应力层16。

在公开号为CN101393894A的中国专利申请中可以发现更多关于现有的MOS晶体管的制作方法。

但是，在实际中发现，利用现有的方法形成的晶体管的饱和电流值偏低，影响器件的性能。

发明内容

本发明解决的问题是提供了一种晶体管及其制作方法，所述方法提高了晶体管的饱和电流，改善了器件的性能。

为解决上述问题，本发明提供一种晶体管的制作方法，包括：

提供半导体衬底，所述半导体衬底上形成有半导体层，所述半导体层的晶向与所述半导体衬底的晶向不同；

在所述半导体层上形成伪栅极结构；

在所述伪栅极结构两侧的半导体衬底和半导体层内形成源区和漏区；

在所述半导体层上形成与所述伪栅极结构齐平的层间介质层；

去除所述伪栅极结构，在所述层间介质层内形成开口，所述开口露出下方的半导体层；

对所述开口露出的半导体层进行非晶化的步骤，形成沟道层；

对所述沟道层进行退火，使得所述沟道层的晶向与所述半导体衬底的晶向相同；

在所述开口内形成金属栅极结构，所述金属栅极结构位于所述沟道层上方。

可选地，所述晶体管为NMOS晶体管，所述半导体衬底的晶向为(100)，所述半导体层的晶向为(110)。

可选地，所述晶体管为PMOS晶体管，所述半导体衬底的晶向为(110)，所述半导体层的晶向为(100)。

可选地，所述半导体层的厚度为3～30纳米。

可选地，所述非晶化步骤利用离子注入工艺进行，所述离子注入工艺的掺杂离子为硅离子、锗离子或碳离子。

可选地，所述硅离子注入的能量范围为2～30KeV，倾斜角度为0～15度，剂量为9E14～3E15cm-2；所述锗离子注入的能量范围为5～40KeV，倾斜角度为0～20度，剂量为1E15～4E15cm^-2；所述碳离子注入的能量范围为1～10KeV，倾斜角度为0～15度，剂量范围为1E12～5E12^-2。

可选地，所述退火的温度范围为550～750摄氏度，所述退火利用的气体为惰性气体、氮气或两者的混合。

可选地，还包括：

进行轻掺杂离子注入，在所述半导体衬底和半导体层内形成轻掺杂区的步骤，所述轻掺杂区位于所述栅极结构两侧。