[发明专利]存储器储存装置、其存储器控制器与数据写入方法

说明书

技术领域

本发明涉及一种将数据写入可复写式非挥发性存储器芯片的方法，尤其涉及一种将数据写入可复写式非挥发性存储器芯片所包括的可复写式非挥发性存储器模块的方法，及实行该方法的存储器储存装置与存储器控制器。

背景技术

闪存(Flash Memory)具有数据非挥发性、省电、体积小与无机械结构等的特性，因此被广泛地应用于各种电子装置。也有越来越多如记忆卡或U盘等可携式储存装置是以闪存作为其中的储存媒体。

某些存储器储存装置中的闪存芯片包括多个闪存模块，每个闪存模块具有多个实体区块(physical block)，且每一实体区块具有多个实体页面(physical page)。为了方便管理，这类存储器储存装置中的存储器控制器会将所有闪存模块中的该些实体区块逻辑地分组为数个实体单元以进行管理。且存储器控制器是通过多条数据输入/输出总线分别连接至这些闪存模块。因此，当主机系统欲存取闪存芯片时，便有机会通过上述数据输入/输出总线同时对一实体单元中的多个实体区块进行存取。

在此架构中，当主机系统欲将数据写入闪存芯片时，存储器控制器将根据写入指令所对应的逻辑地址将数据写入至对应的闪存模块。假设一个实体页面具有4个扇区(sector)的容量。倘若主机系统依序分段下达三个写入指令，其中第一个写入指令欲写入的逻辑地址是对应第一闪存模块的第0与第3个实体扇区，第二个写入指令欲写入的逻辑地址是对应第一闪存模块的第2个实体扇区，且第三个写入指令欲写入的逻辑地址是对应第一闪存模块的第1个实体扇区，由于这三个写入指令所欲写入的数据都属于相同的闪存模块，因此存储器控制器会依序分段将这三个写入指令的数据写入至第一闪存模块的不同实体页面。而在主机系统欲读取上述数据时，存储器控制器必须分三次从第一闪存模块中读出数据。也就是说，存储器控制器必须对第一闪存模块进行三次读取操作才能完整地读出数据，据此会降低数据读取的速度。

发明内容

有鉴于此，本发明提供一种数据写入方法，其能确保日后读取数据时的速度不会变慢。

本发明提供一种存储器控制器，其能确保日后读取数据时的速度不会变慢。

本发明提供一种存储器储存装置，其能确保日后读取数据时的速度不会变慢。

本发明提出一种数据写入方法，用于具有可复写式非挥发性存储器芯片的存储器储存装置，其中可复写式非挥发性存储器芯片包括多个可复写式非挥发性存储器模块，且各可复写式非挥发性存储器模块具有多个实体区块。此方法包括配置多个逻辑区块，且上述逻辑区块对映上述可复写式非挥发性存储器模块中的部份实体区块。此方法包括接收主机系统下达的一写入指令，此写入指令所对应的逻辑地址属于一预设逻辑地址范围。此方法还包括判断在所有的可复写式非挥发性存储器模块中是否存在至少一适用存储器模块，其中至少一适用存储器模块为并未储存属于预设逻辑地址范围的数据。此方法还包括若有至少一适用存储器模块存在，则将写入指令所对应的写入数据写入至上述至少一适用存储器模块。

从另一观点来看，本发明提出一种存储器控制器，用于管理多个可复写式非挥发性存储器模块，其中各可复写式非挥发性存储器模块具有多个实体区块。此存储器控制器包括主机系统接口、存储器接口，以及存储器管理电路。其中，主机系统接口用以耦接主机系统。存储器接口用以经由多条数据输入/输出总线耦接至上述可复写式非挥发性存储器模块。存储器管理电路耦接至主机系统接口与存储器接口，存储器管理电路用以配置多个逻辑区块，且上述逻辑区块对映上述可复写式非挥发性存储器模块中的部份实体区块。其中，存储器管理电路还用以经由主机系统接口接收主机系统下达的一写入指令，其中写入指令所对应的逻辑地址属于一预设逻辑地址范围。存储器管理电路还用以判断在上述可复写式非挥发性存储器模块中是否存在至少一适用存储器模块，其中各适用存储器模块为并未储存属于预设逻辑地址范围的数据。若有至少一适用存储器模块存在，存储器管理电路还用以将写入指令所对应的写入数据写入至上述至少一适用存储器模块。