[发明专利]一种控制数据透传的方法、柔性标签连接方法及其装置

说明书

技术领域

本发明涉及电子设计技术领域，特别涉及一种控制数据透传的方法、柔性标签连接方法及其装置。

背景技术

现场可编程逻辑器件(FPGA)的规模及集成密度的迅速增长，使越来越多的系统或子系统功能可在FPGA内实现，FPGA已成为越来越多复杂系统的首选解决方案。

大规模FPGA芯片的调试运行过程中，有大量发生于FPGA内部的关键的硬件和软件的交互工作的状态指示，必须通过FPGA特定输出引脚输出，指示FPGA内部功能运行的状态和正确性。

但是，由于单FPGA芯片的面积有限，可提供的引脚总数并不能随集成度的提高而同步增加，因此专门用于监测FPGA内部运行状态的引脚数量严重不足，因此，如何有效而全面地观察和监测FPGA内部运行状态成为FPGA调试的一个难点和关键点。

目前，测量FPGA内部状态方法有两种：

一种是，将内部被测节点连到外部管脚，再通过逻辑分析探头连接到外部的逻辑分析仪的对应通道，根据被测信号的管脚位置和名称对逻辑分析通道进行命名。但是，这种测量方法只能实现1对1的连接和测量；并且每个FPGA调试管脚只能对应一个内部信号节点；另外，由于内部信号节点是固定的，要改变新的测量节点，必须重新分配管脚，重新编译设计文件，不但费时费力而且会由此改变信号的原有时序。

另一种是，利用FPGA厂商提供的商用版的用于芯片上调试的内核，该内核采用JTAG作为通信接口，这种内核使用FPGA的内部资源，可以在线、实时地读出FPGA内部逻辑的任何信号。其基本原理是利用FPGA中未使用的Block Ram，将需要观察的信号(寄存器或网线)实时地存到这些Block Ram中，然后，根据用户设定的触发条件生成特定的地址译码选择数据读出，并将读出的数据送到JTAG口，然后，与该JTAG口连接的计算机，可以根据TAG口输出的数据动态地画出时序波形，以便于人们分析。但是这种测量方法得到的时序波形不是真实数据的时序波形，而是满足设定触发条件时存储器中存储数据的时序波形，只能定时为用户提供状态分析，不能实时为用户提供状态分析；另外，调试内核本身占用了芯片内部资源和内部的存储器，如果FPGA设计占用资源比较大，调试内核将会与设计本身争用资源，影响FPGA的开发设计；如果在调试之后去掉这个内核，FPGA设计需要重新编译，此时将会改变内部电路的时序。

发明内容

为了解决上述技术问题，本发明实施例提供一种控制数据透传的方法、柔性标签连接方法及其装置，以解决在不额外占用芯片内部资源和内部存储器，以及不改变内部信号原有时序前的情况下，完成FPGA内部各模块间输出数据的透传的技术问题。

为解决上述技术问题，本发明实施例提供一种控制数据透传的方法，用于控制现场可编程逻辑器件FPGA内部用于数据处理的各个模块输出数据的透传，所述方法包括：设置所述各个模块间的接口方式为柔性标签连接的接口方式；所述方法还包括：

为各个模块生成对应的数据标签；

将输入到FPGA内部的数据与所述数据标签封装在一起；

通过改变各个模块输出数据时携带所述数据标签的内容，控制所述各个模块输出数据的方向，完成模块间输出数据的透传。

优选的，所述为各个模块生成对应的数据标签包括：

所述可编程逻辑器件FPGA内的控制单元为各个模块生成对应的数据标签；或者

所述可编程逻辑器件FPGA外的计算机为各个模块生成对应的数据标签。

优选的，所述数据标签包括：帧有效标识、透传处理标识和话路字段号。

优选的，所述设置所述各个模块间的接口方式为柔性标签连接的接口方式具体包括：

为每个模块的输入接口设置解码标签，输出接口设置编码标签，并按照设定的柔性标签的格式输出数据。

优选的，所述方法还包括：

当需要对每个模块的输出数据进行测试时，生成透传该模块输出数据的标签内容，并控制该模块在处理后的输出上添加所述标签的内容，以使该模块的输出数据至FPGA测试接口，便于测试。

相应的，本发明实施例还提供一种柔性标签连接方法，应用于现场可编程逻辑器件FPGA内部用于数据处理的各个模块间的连接，所述方法包括：

接收输入到FPGA内部的数据，所述数据为封装数据标签的数据；

对所述数据进行解封装，并对解封装后的数据进行相应处理；

接收到改变所述模块输出数据流向的标签内容；

将所述标签内容添加到所述处理后输出数据的数据标签中；