[发明专利]面向高速通信接口的低功耗缓冲装置

说明书

技术领域

本发明涉及具有不同时钟频率的端口之间的数据传递。

背景技术

随着电子产品的日益发展，芯片的集成度越来越高，越来越多的高速通信接口被集成到同一芯片中，例如USB、PCI-E、SD等，这极大的方便了使用者，但由于过多的模块集成在一起带来的功耗问题越来越突出。例如，电池供电的便携产品中，除了功能和性能，电池的使用时间也是影响产品竞争力的重要因素。在IC卡领域，由于读卡设备所能提供的能量是有限的，也要求芯片要降低功耗。因此，低功耗设计也是现在芯片设计中很重要的一个领域，设计者需要从电源管理、时钟管理等各个方面考虑降低芯片的功耗，作为芯片中常备的高速通信接口，我们也需要降低其功耗以提升产品性能。

USB、PCI-E、SD等是最常见的高速通信接口，由于通信接口的时钟频率和处理器的时钟频率通常不一致，因此通信接口模块中需要使用缓冲装置来完成两个异步时钟域间数据的传递。通常会使用双口RAM作为缓冲装置，使用双口RAM匹配不同的时钟频率简单方便，但双口RAM功耗很大，占通信接口模块总功耗很大的比例。为了降低通信接口的功耗，可以自己定制低功耗的双口RAM，但如果没有这种技术能力，或者项目时间紧迫没有时间去设计，我们就需要考虑其他的降低通信接口功耗的方法。鉴于半导体工艺厂商提供的单口RAM的功耗要比同等容量的双口RAM的功耗小很多，因此我们提出了一种使用单口RAM作为高速通信接口的缓冲装置降低芯片功耗的方法。

发明内容

本发明的目的在于解决上述问题中的一个或多个。

本发明在一个方面提供一种用于具有不同时钟频率的端口之间的数据传递的缓冲单元，包括端口仲裁电路，端口选择电路，时钟切换及控制电路，以及

单口RAM，其中所述端口仲裁电路用于仲裁来自所述具有不同时钟频率的端口的访问请求，所述端口选择电路用于根据所述端口仲裁电路的仲裁结果将获得授权端口的数据及控制信号传递给单口RAM，所述时钟切换及控制电路用于根据所述端口仲裁电路的仲裁结果把获得授权端口的时钟信号传递给单口RAM。

根据本发明另一方面，缓冲单元还包括门控电路，用于控制传递给单口RAM的时钟信号，使得仅在有端口访问单口RAM时才给单口RAM传递时钟信号。

根据本发明另一方面，时钟切换及控制电路是无毛刺电路。

根据本发明另一方面，缓冲单元连接在处理器总线接口处理模块和高速通信接口处理模块之间。

根据本发明另一方面，单口RAM作为所述端口之间数据传递的数据缓冲装置。

本发明在另一方面提供一种使用单口RAM在具有不同时钟频率的端口之间传递数据的方法，包括：

仲裁来自所述具有不同时钟频率的端口的访问请求，

根据仲裁结果将获得授权的端口的数据及控制信号传递给单口RAM，

根据仲裁结果把获得授权的端口的时钟信号传递给单口RAM，

获得授权的端口访问所述单口RAM。

根据本发明另一方面，把获得授权的端口的时钟信号传递给单口RAM包括对所述时钟进行去毛刺处理。

根据本发明另一方面，把获得授权的端口的时钟信号传递给单口RAM包括控制传递给单口RAM的时钟信号，使得仅在有端口访问单口RAM时才给单口RAM传递时钟信号。

根据本发明，两个异步时钟域采用单口RAM作为交换数据的缓冲装置。当通信接口或处理器需要传输数据即访问缓冲装置时，首先需要向端口仲裁电路提出读写请求，如果当前没有端口正在访问RAM，则请求端口可直接获得访问RAM的授权；如果当前访问RAM的端口和请求的端口相同，则保持授权不变；如果当前正在访问RAM的端口和请求端口不一致，端口仲裁电路等正在访问RAM的端口访问结束后，重新仲裁，根据请求的优先级重新分配端口的授权。

在端口仲裁电路完成仲裁后，端口选择电路将单口RAM的信号端口，例如：读写，地址，数据等信号连接到获得授权的时钟域的端口上。

由于时钟切换时产生的毛刺可能会对单口RAM造成不可预知的影响，因此本发明在一个实施例中使用无毛刺时钟切换和控制电路。由于单口RAM一直给时钟会产生比较大的动态功耗，还需要加入时钟门控电路保证仅在有端口访问单口RAM时才打开，其他时刻关闭。这两个电路可以集成在一起。

端口访问RAM结束后，读写，地址，数据等信号维持原值，减少信号翻转带来的翻转功耗。

使用本发明可以充分利用单口RAM功耗低的优点，在保证通信接口功能性能的前提下，降低芯片的功耗，减小芯片的面积。

附图说明