[发明专利]数字半导体器件的测试装置及方法

说明书

技术领域

本发明涉及一种测试装置，尤其是一种数字半导体器件的测试装置。本发明还涉及一种测试方法，尤其是一种数字半导体器件的测试方法。

背景技术

逻辑测试仪的优点是数字通道灵活多变，向量发生器为SQPG模式，生成的向量变化复杂度高，向量存储深度大，缺点是数字通道数量少，单价贵，同测数相对较少；存储器测试仪结构如图1所示，主要由管脚电路模块（PE模块，Pin Electronics）、波形格式控制器模块（TGFC模块，Timing Generator Format Control）、数字比较模块（SC模块，Sense Control）、可编程数据选择器模块（PDS模块，Programmable Data Selector）、算法向量发生器模块（ALPG模块，Algorithmic Pattern Generator）和时序发生器模块（TG模块，Timing Generator）六部分组成测试硬件模块。所述算法向量发生器模块用于存放测试向量信息，当需要输出波形至待测器件（DUT，Device Under Test）时，所述算法向量发生器模块会根据时序发生器模块发送的主时钟信号输出测试向量至所述可编程数据选择器模块中，通过可编程数据选择器模块内部开关的切换，将测试向量传输到测试模组（PerPin）资源中，首先会经过各个待测模组的波形格式控制器模块中，波形格式控制器模块的作用是接收由时序发生器模块发送的主时钟信号，结合测试向量及波形格式生成测试需要的波形。然后所述波形格式控制器模块会将波形传送到所述管脚电路模块，管脚电路模块会将输出波形作一定电压幅度调整后，输出至待测模块的引脚（PAD）上。在比较周期，所述波形格式控制器模块会将波形传送到所述数字比较模块，用来和管脚电路模块的比较器的输出结果作对比，以判断待测器件的输出响应和测试向量的期待值是否一致，来决定功能测试结果的PASS/FAIL。这种存储器测试仪的优点是数字通道数量多，同测数多，缺点是向量发生器为ALPG模式，生成的向量变化复杂度低，向量存储深度较小。

由此看来，两种测试仪相互各有特点，目前即有高同测数，又能同时测试存储器芯片和逻辑芯片的测试仪，一般会在存储器测试仪中配置SQPG模块，但这样的解决方案的弊端是很多存储器测试仪都不支持SQPG，即使支持的话，安装该插件的费用也是非常高昂的，而且程序及向量需要重新开发，会增加额外的开发成本。

发明内容

本发明所要解决的技术问题是提供一种数字半导体器件的测试装置，以及采用这种数字半导体器件的测试装置实现的数字半导体器件的测试方法，能够对存储器测试仪的功能进行强化，使其兼具存储器和复杂逻辑器件的测试能力，减少设备购置，降低测试成本。

为解决上述技术问题，本发明数字半导体器件的测试装置的技术方案是，包括：

时序发生器模块，产生主时钟信号；

算法向量发生器模块，用于存放测试向量信息，当需要输出波形至待测器件时，算法向量发生器模块会根据时序发生器模块发送的主时钟信号输出第一测试向量至可编程数据选择器模块中，通过所述可编程数据选择器模块内部开关的切换，将第一测试向量传输到每个测试模组资源中；

可编程数据选择器模块，接收所述算法向量发生器模块输出的第一测试向量，通过内部开关的切换，将第一测试向量传输到测试模组资源中；

测试模组，包括逻辑测试模块，波形格式控制器模块，管脚电路模块和数字比较模块，其中：

逻辑测试模块，接收主时钟信号和所述算法向量发生器模块通过可编程数据选择器模块向测试模组发出的第一测试向量，同时向所述波形格式控制器模块发送第二测试向量，在测试开始之前，所述算法向量发生器模块通过所述可编程数据选择器模块将第一测试向量传输到所述逻辑测试模块中并存储，传送完毕后，逻辑测试模块中就存放了需要用于测试的所有向量信息，测试开始时，所述时序发生器模块发送主时钟信号到所述测试逻辑模块，同时发送时钟信号到所述波形格式控制器模块，所述逻辑测试模块挑选存储的第一测试向量，组成第二测试向量，并根据主时钟信号同步传送第二测试向量到所述波形格式控制器模块；

波形格式控制器模块，接收所述可编程数据选择器模块发来的第一测试向量或所述逻辑测试模块发来的第二测试向量，以及时钟信号，结合所述第一测试向量或及波形格式生成测试需要的波形；