[发明专利]比较器及A/D转换器

说明书

技术领域

本发明涉及集成电路设计技术领域，特别涉及模数转换器(A/D转换器)的设计技术。

背景技术

在通信产品中A/D转换器至关重要，它的性能在很大程度上影响着这些产品的整体性能。而在A/D转换器中比较器是一个核心单元，其精度、功耗、速度等指标对整个A/D转换器的性能有重要的影响。

传统的比较器输出缓冲电路一般采用自偏置差分放大器加上一个反相器的结构，但这种电路由于是静态电路，因而存在功耗大的缺点。

为解决功耗问题，现有技术提出了一种改进的比较器输出缓冲电路结构。图1所示为所述改进的比较器输出缓冲电路。参照图1所示，所述输出缓冲电路包括PMOS管P4、PMOS管P6、PMOS管P7、PMOS管P9，NMOS管N9～N16，以及电容C1、电容C2。其中，PMOS管P4源极连接电源Vcc，栅极接收输入信号Vo1，漏极连接NMOS管N9；NMOS管N9的栅极接收时钟信号clk2，源极连接NMOS管N15的漏极；NMOS管N15的源极接地，栅极接收时钟信号clk1；NMOS管N13栅漏短接于NMOS管15的漏极，源极接地；PMOS管P6的源极连接电源Vcc，漏极连接电容C1的第一端并输出输出信号V_out1，栅极连接PMOS管P7的栅极并接收时钟信号clk2；电容C1的第二端接地；NMOS管N12的漏极连接电容C1的第一端，栅极连接NMOS管N13的漏极，源极接地；电容C2、PMOS管P7、PMOS管P9、NMOS管N11、NMOS管N10、NMOS管N14、NMOS管N16各自及相互的连接方式与电容C1、PMOS管P6、PMOS管P4、NMOS管N12、NMOS管N9、NMOS管N13、NMOS管N16对应，其中，PMOS管P7的漏极输出输出信号V_out2，PMOS管P9的栅极接收输入信号Vo2。

图1所示输出缓冲电路的工作原理如下：

当clk1为高电平、clk2为低电平时，所述输出缓冲电路处于预充电复位阶段。此时NMOS管N9、NMOS管N10、N11及N12管断开，A、B点电位都为低电平，电容C1、C2被充电，输出信号Vout1、Vout2被复位到高(这可以消除上一次比较结果对下次比较的影响从而提高精度)。

当clk1为低电平、clk2为高电平时，所述输出缓冲电路处于求值比较阶段。假设此时输入信号Vo1大于Vo2，此时PMOS管P9、NMOS管N9、NMOS管N10及NMOS管N11导通，PMOS管P4、NMOS管N12断开。B点电位仍为低电平，由于电容C1的作用，此时输出信号Vout1为高电平。而由于PMOS管P9导通，导致A点电位上升，使NMOS管N11导通，这将迅速使输出信号Vout2下拉到低电平。反之，当Vo1小于Vo2时，输出信号Vout1为低电平，输出信号Vout2为高电平。

图1所示输出缓冲电路采用了动态电路，虽然功耗减小了，但驱动能力小。当输出信号为高电平时，需要一个大的电容来提高输出驱动能力；而当输出信号为低电平时，则需要小的电容以减小传输延时，这将使电容的值难以确定。

发明内容

本发明提供一种比较器及A/D转换器，以降低器件功耗。

为解决上述问题，本发明提供一种比较器，包括：预放大电路、锁存增益电路及输出缓冲电路，其中，

预放大电路，将待比较的第一输入信号和第二输入信号进行预放大，并将预放大后的第一预放大信号和第二预放大信号输出至锁存增益电路；

锁存增益电路，对所述第一预放大信号和第二预放大信号进行比较，并将比较结果放大后输出至输出缓冲电路；

输出缓冲电路，具有输出MOS管结构，所述输出MOS管结构与电源相连，基于所述放大后的比较结果相应改变通断状态，输出与比较结果对应的第一输出信号和第二输出信号。

本发明还提供一种包括上述比较器的A/D转换器。

与现有技术相比，上述比较器及A/D转换器具有以下优点：所述比较器在输出缓冲电路中以输出MOS管结构替代所述电容结构，并输出与比较结果相对应的输出电平，可以较好地解决所述驱动及传输延时的问题。

附图说明

图1是传统的A/D转换器的比较器中的输出缓冲电路结构图；

图2是本发明比较器的一种实施例电路结构图；

图3是图2所示比较器中预放大电路的电路结构图；

图4是图2所示比较器中锁存增益电路的电路结构图；

图5图4所示锁存增益电路的小信号等效图；