[发明专利]一种过流保护电路

说明书

技术领域

本发明涉及集成电路，尤其涉及一种过流保护电路。

背景技术

一般情况下，D类功放的输出开关管的导通电阻很小(小于0.5欧姆)，如果因运输或测试环境失误等原因，发生D类功放的正负两个输出端口短接的情况，则输出开关管上的电流通路电阻很小，流过输出开关管的电流很大，使得芯片很难承受如此大的电流，此时，就必须尽快地关断输出管，以防止芯片因大电流而损坏。因此，在D类功放电路中通常需要设计过流保护电路，以用于及时关断输出开关管。

常用的D类功放电路的结构示意图如图1(A)所示，音频信号经过处理以后送入栅驱动模块5’，经过栅驱动模块5’的处理后产生两个输出级驱动信号，分别驱动第一输出开关管1’和第三输出开关管3’，再通过第二输出开关管2’和第四输出开关管4’检测输出信号的电流，并送入过流检测模块6’，从而产生过流检测信号OC，并输入控制逻辑模块7’处理，最终产生输出关断控制信号。

过流检测模块6’的电路实现简化示意图如图1(B)所示，功率输出PMOS管的过流检测电路8’接收第二输出开关管2’输出的饱和压降Cs_P，当第二输出开关管2’检测到输出信号的电流正常时，MOS管P1的漏极电流大于电流源Iref的值，节点a处的电压低于施密特触发器A1的门限电平，节点b处的电压为低电平；如果第二输出开关管2’检测到输出信号的电流过大，节点a处的电压上升到高于施密特触发器A1的门限电平时，则节点b处的电压跳变为高电平，从而使输出的过流检测信号OC跳变为低电平；同理可知功率输出NMOS管的过流检测电路9’的工作原理。

然而，上述过流检测模块6’存在以下的缺陷：

(1)由于D类功放的输出端口接收的为数字信号，因此，跳变的高低电平信号会使得D类功放芯片的内部工作环境变得比较恶劣；在这样的工作环境中，过流检测模块6’很容易被误触发，从而使得D类功放的输出关断，影响芯片的整体工作质量；

(2)现有的技术中，过流的控制方式主要有两种：一种是过流信号产生后芯片关断，这就需要芯片重新上电才能启动恢复工作，因此，这种方式完全不能满足需要；另一种是过流信号产生后芯片关断，经过一段时间的等待后再次检测，如果此时大电流消失，则芯片开始工作，如果还存在大电流，则芯片重新进入过流关断状态，然而这种方式存在一个问题，即如果D类功放的输出端口因意外原因短路，则芯片将会进入不停的开启-过流-关断-开启的循环中，从而使得输出开关管不停地工作在大电流的冲击下，这将严重影响芯片的使用寿命，甚至直接将芯片烧坏。

发明内容

为了解决上述现有技术存在的问题，本发明旨在提供一种用于防止误操作和限制过流次数的过流保护电路，以实现在D类功放的输出管中流过大电流时，关断输出管的作用，并限制过流检测次数，以保护功放电路芯片。

本发明所述的一种过流保护电路，它包括第一至第四D触发器、一高电平产生模块、一滤波器、一计时器、第一或非门、一与门和一计数判断模块，其中，

所述高电平产生模块的输出端分别与所述第一、第二D触发器的D输入端连接；

所述滤波器的输入端接收一外部过流检测信号，其输出端与所述第一D触发器的时钟输入端连接；

所述第一D触发器的Q输出端分别与所述第一或非门的一个输入端以及所述第三D触发器的清零端连接，其清零端与所述第二D触发器的Q输出端连接；

所述计时器接收一外部时钟信号，并分别向所述第二、第三D触发器的时钟输入端输出第一、第二方波脉冲信号；

所述第三D触发器的Q非输出端分别与其D输入端以及所述第四D触发器的时钟输入端连接；

所述第四D触发器的清零端接收所述外部时钟信号，其D输入端与其Q非输出端连接，其Q非输出端与所述第二D触发器的清零端连接，并通过一非门与所述第一或非门的另一个输入端连接，且所述第四D触发器的Q非输出端还依次通过两个非门与所述与门的一个输入端连接；

所述与门的另一个输入端接收一外部关闭信号，其输出端与所述计时器的复位端连接；

所述第一或非门的输出端分别向外围输出管以及所述计数判断模块输出一输出关断控制信号；

所述计数判断模块对所述输出关断控制信号跳变为高电平的次数进行计数，并与一外部预设次数值比较，输出一芯片关断信号。

在上述的过流保护电路中，所述计数判断模块包括若干个依次串联的第五D触发器和第二、第三或非门，其中，