[发明专利]带有内部器件体控件的模拟开关

说明书

相关申请的交叉引用

本申请要求2010年1月20日提交的美国临时申请S/N.61/296,752的权益，该申请出于通用目的通过引用结合于此。

附图简述

参考以下描述以及附图，将更好地理解本发明的益处、特征和优点，在附图中：

图1是示出其中器件的体结被硬接线至电源轨线的通用解决方案的常规模拟开关的示意图；

图2是替代常规模拟开关的示意图，其解决了图1的模拟开关的一些问题但导致更为复杂和昂贵的配置；

图3是根据一实施例实现的模拟开关的示意图，在该实施例中体结电压至少部分地根据输入和输出电压确定；以及

图4是结合有单刀双掷(SPDT)开关的集成电路的示意图和框图以及相应的SPDT符号，该SPDT开关使用根据图3的一个实施例实现的模拟开关。

详细描述

呈现以下描述是为了使本领域技术人员能如具体应用的上下文及其要求内提供地作出和使用本发明。然而，优选实施例的各种变体对本领域技术人员将是显而易见的，并且本文中定义的一般原理可应用于其它实施例。因此，本发明并非旨在限于本文中所示和所述的特定实施例，而是应被授予与本文中所揭示的原理和新颖特征相一致的最宽范围。

模拟开关包括N型晶体管器件和P型晶体管器件的一些配置，诸如并联耦合的P沟道和N沟道金属氧化物半导体(MOS)器件，以便于在一范围的信号电压上提供相对一致的导通(ON)电阻，这些信号电压在本文中示为V+和V-的电源轨线之间延伸。如本领域普通技术人员所理解地，诸如N沟道MOS(NMOS)晶体管器件(也称为金属氧化物半导体、场效应晶体管或MOSFET)的N型器件属于第一导电类型，而诸如P沟道MOS(PMOS)晶体管器件的P型器件属于第二导电类型。V+通常指高电压电平，诸如5伏特(V)、4.5V、3V、2.5V、1.8V等，而V-一般指低电压电平，诸如接地(GND)，尽管任何其它适当的电压范围和电平也是可能和可构想的。MOS器件具有体结，这些体结应当适当控制以便于防止各器件中体漏P-N结或体源P-N结的非有意正向偏压。这在开关被关断时是特别重要的，并且开关端子可以处于电源轨线附近或之内的任何电压电平并且彼此无关。

MOS晶体管器件的常规符号具有相对于漏极端子描绘源极端子的箭头符号，其中该漏极被示为没有箭头符号的线。PMOS或P型晶体管器件具有指向体符号(平行线)的箭头，而NMOS或N型晶体管器件具有从体符号指出的箭头。两个器件符号在体符号的相对一侧都具有表示控制或栅极端子的另一条线。本发明不限于P型和N型器件的特定类型或配置，其可具有不对称或对称的几何形状。在本文中所述的和附图中所示的诸实施例中，所描绘的PMOS和NMOS晶体管器件被对称构造成漏极和源极之间的区别是任意的。从电学角度而言，P沟道的源极是具有更正电压电平的端子，而N沟道的源极是具有更负电压的端子。在其中取决于任何给定时间的操作在输入端上的电压可比输出端子的电压高或低的模拟开关中，源极相对于漏极的位置在附图中是任意的。箭头符号的约定在附图中使用是为了区分P型器件(箭头指向内)和N型器件(箭头指向外)，而不是为了在漏极端子和源极端子之间作出区分。参照附图，每个器件的漏极和源极端子更一般地称为电流端子。电流端子之间的电流由施加于器件、更具体地施加于器件的栅极或控制端子的电压控制。术语“漏极”和“源极”仍然相关于操作期间相对于体结的偏压来引用。