[发明专利]多路自适应泛速率码速调整装置和方法

说明书

技术领域

本发明涉及软件无线电(SDR)技术领域，具体涉及一种多路自适应泛速率码速调整装置和方法。

背景技术

软件无线电(SDR)是基于通用硬件平台，通过软件提供多服务、多标准、多模式、可重构的无线电通信。核心思想是最大限度的用易于重构的数字电路代替模拟电路来构建通信系统以适应其智能化的发展趋势。SDR有多种具体应用，从功能上可以细分为单用户型、多用户型等类型。多用户型SDR是指一套SDR系统可以实现对多个用户的数据进行合成后用一个信道进行传输，传输容量、效率、信道利用率可以有效提高。其首要问题是解决各用户数据码流的综合与分解。对于高速数据码流的综合与分解已经有了相当成熟的数字复、分接技术与理论，但对零次群数据码流的研究较少。在SDR内部有大量的低速信息需要传输，多支路信息在同一信道进行有效传输就必须对数据进行打包(综合)处理。要实现传输设备和数据终端间的速率和容量的匹配，解决现有部分传输设备和终端设备之间不兼容的问题，就要做到设备的输入端支持多种速率的数据输入。

数据综合系统在SDR中的功能是完成数据的综合与分解，以达到将多路低速数据无损合成，实现高效率传送的目的。在发送端，主要是对多个用户的低速数据进行合成后，形成一路高速码流发送出去；在接收端，对经过解调后的数字信号进行分解，分别送达相应用户终端，完成多用户通信。支路数据的时钟提取是数据综合系统自适应性实现的前提，只有提取到精确时钟才能对待传输数据进行码速调整和自适应综合。锁相环时钟提取技术已经相当成熟，并在工程实践中得到了广泛应用。但它基于闭环结构按步进行相位调节，同步时间与调整精度相互制约，无法满足数据综合系统对速率变化较大的支路数据自适应的需求。

发明内容

本发明所要解决的技术问题是提供一种多路自适应泛速率码速调整装置和方法，它既能够实现支路数据时钟的精确快速提取，又保留了锁相环的自我调节性。

为解决上述问题，本发明是通过下述技术方案实现的：

一种多路自适应泛速率码速调整方法，其中包括有支路数据的时钟提取过程，且支路数据的时钟提取过程具体如下：

①转码步骤：将输入的支路数据中的归零码元进行过零提取，整形为不归零码元；

②鉴相步骤：将不归零码元输入到两个相连的移位寄存器；两移位寄存器在高频时钟的驱动下，输出相位相差一个高频时钟周期大小的数据码流，上述两路数据码流经过逻辑运算，鉴别出码元的上升沿和下降沿；当输入的数据码流有上升沿或下降沿时，输出一个宽度为一个高速时钟周期的脉冲；

③最窄脉冲检测步骤：以上述输出的脉冲的跳变沿作为闸门信号去控制高频时钟驱动的计数器的计数，先保存两跳变沿之间的计数值到计数寄存器中，后续计数值与计数寄存器中的计数器值进行比较，保存较小的计数值；

④动态分频步骤：将计数寄存器中的计数值送入分频器，作为对本地高频时钟的分频系数，分频器输出的时钟频率即为支路数据的时钟频率。

上述方案所述动态分频步骤中的分频器在计数器的计数值达到计数寄存器中保存的计数值的一半时，输出反转电平，由此输出占空比为50％的时钟。

上述方案所述转码步骤和鉴相步骤之间还包括有滤波步骤，该滤波步骤将输入的不归零码元中的毛刺滤除后再输入移位寄存器中。

上述方案所述最窄脉冲检测步骤和动态分频步骤之间还包括有去抖动步骤，该去抖动步骤对前向抖动和后向抖动分别处理，消除了抖动累积。

上述方案所述动态分频步骤之后还包括有同步修正步骤，该同步修正步骤将非归零码元与提取的支路数据的时钟调整为同步时钟和同步码元。

一种多路自适应泛速率码速调整装置，包括支路数据的时钟提取模块，所述支路数据的时钟提取模块包括转码器、鉴相器、最窄脉冲检测器和动态分频器；其中转码器经鉴相器与最窄脉冲检测器相连，最窄脉冲检测器连接动态分频器；鉴相器和动态分频器的时钟控制端连接高频时钟的输出端；

转码器将输入的支路数据中的归零码元进行过零提取，整形为不归零码元；

鉴相器将转码器输出的不归零码元输入到鉴相器中的两个相连的移位寄存器；两移位寄存器在高频时钟的驱动下，输出相位相差一个高频时钟周期大小的数据码流，上述两路数据码流经过逻辑运算，鉴别出码元的上升沿和下降沿；当输入的数据码流有上升沿或下降沿时，鉴相器中的边沿检测电路输出一个宽度为一个高速时钟周期的脉冲；

最窄脉冲检测器将鉴相器输出的脉冲的跳变沿作为闸门信号去控制高频时钟驱动的计数器的计数，先保存两跳变沿之间的计数值到计数寄存器中，后续计数值与计数寄存器中的计数器值进行比较，保存较小的计数值；