[发明专利]OTP电路

说明书

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种OTP电路。

背景技术

OTP是一种广泛应用于集成电路设计中的非挥发性存储器件，具有工艺简单、成本低的特点。现有OTP电路一般采用电流型的灵敏放大器(SA)，即通过将存储单元电流与一路基准电流相比较读出数据。如图1所示为现有OTP电路示意图，包括基准电流源电路及其镜像电路、存储单元及选择电路、及存储单元及选择电路的镜像电路、输出电路。由基准电流源Iref和NMOS管N1串联组成所述基准电流源电路；由NMOS管N2和PMOS管P4串联组成所述基准电流源电路的镜像电路；存储单元及选择电路由PMOS管P1、PMOS管P2、NMOS管N3组成串联组成，所述PMOS管P1为一个比特的存储单元并用于存储信息；所述行地址选择信号WL连接所述PMOS管P1的栅极、所述列地址选择信号Bsel连接所述PMOS管P2de栅极，通过所述行地址选择信号WL、所述列地址选择信号Bsel选择所述存储单元及选择电路并输出一存储单元电流；所述存储单元及选择电路的镜像电路由PMOS管P3及NMOS管N4串联而成；所述基准电流源电路的镜像电路和所述存储单元及选择电路的镜像电路组成一比较电路，用于比较所述基准电流源Iref的基准电流和所述存储单元电流；所述输出电路由两个反相器串联形成，根据所述基准电流源Iref的基准电流和所述存储单元电流的比较结果在输出端Dout读出所述存储单元信息。

图1中只显示了一比特存储单元器件，实际电路中包含N比特存储单元器件。所述基准电流源Iref的基准电流为N比特存储单元电流的平均值。将基准电流与存储单元电流分别进行镜像，两路镜像电流经过比较后最终读出存储数据。现有OTP电路要求在一个读周期内保证基准电流与存储单元电流的持续稳定，因此具有较大的静态功耗，所以现有OTP电路的读功耗主要表现为静态功耗。设输出数据位为M，基准电流为N比特存储单元电流平均值的一半，每个存储单元电流值为I₀，则现有OTP电路读取数据时的最大静态功耗I为：I＝(N+2M+0.5)×I₀。

发明内容

本发明所要解决的技术问题是提供一种OTP电路，能极大地降低读取数据时的功耗。

为解决上述技术问题，本发明提供的OTP电路包括：基准电流源电路、存储单元及其选择电路、双稳态电压比较电路。所述基准电流源电路用于为OTP电路的读取提供一基准电流，所述基准电流源电路的输出端和所述双稳态电压比较电路的第一输入端相连，所述基准电流源电路的输入端和第一组脉冲信号相连，当所述第一组脉冲信号有效后，所述基准电流源电路的基准电流输入到所述双稳态电压比较电路中。所述存储单元及其选择电路用于存储信息，所述存储单元及其选择电路的输出端和所述双稳态电压比较电路的第二输入端相连，所述存储单元及其选择电路的输入端分别和地址选择信号、第一组脉冲信号相连接；所述第一组脉冲信号由所述地址选择信号切换时触发产生；所述地址选择信号、所述第一组脉冲信号有效后，所述存储单元及其选择电路输出一和所述存储信息相对应的存储单元电流到所述双稳态电压比较电路中。所述双稳态电压比较电路还包括控制信号输入端，所述控制信号输入端分别和第二组脉冲信号、第三组脉冲信号相连；所述第二组脉冲信号、所述第三组脉冲信号都和所述第一组脉冲信号延迟一相同时间，且所述第二种脉冲信号和所述第三组脉冲信号反相；当所述第二组脉冲信号、所述第三组脉冲信号有效后，所述双稳态电压比较电路通过比较所输入的所述基准电流和所述存储单元电流后在所述双稳态电压比较电路的输出端输出所述存储信息。

更优选择，所述基准电流源电路由串联的基准电流源、第一NMOS管、第二NMOS管组成，所述基准电流源连接在正电源电压和所述第一NMOS管的漏极之间，所述第一NMOS管的源极和所述第二NMOS管的漏极相连、所述第二NMOS管的源极和地相连；所述第一NMOS管和所述第二NMOS管的栅极都和所述第一组脉冲信号相连；所述第一NMOS管的源极作为所述基准电流源电路的输出端并和所述双稳态电压比较电路的第一输入端相连。