[发明专利]一种基于FPGA的万兆以太网数据帧的填充校验方法

说明书

技术领域

本发明涉及万兆以太网高速数据通信协议的数据检测，具体涉及一种基于FPGA的万兆以太网数据帧的填充校验方法。

背景技术

在高速数据通讯系统中，由于数据流(包括有效负载和控制流)在线路上传输时会因温度、射线等外界的干扰，在接收方收到的数据流与发送方发出的数据流出现不一致的现象。为保证接收方能识别出错误的数据流并通知发送方线路上出现误码，则需要对通信过程进行差错控制。目前在线路上使用的差错控制方法有ARQ(自动请求重传方式)、FEC(前向纠错方式)和HEC(混合纠错)。较多使用的是ARQ方式，此模式的差错控制只需要检错功能。

CRC循环冗余校验码(Cyclic Redundancy Check)是数据通信领域中最常用的一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。由于其误码监测能力强，抗干扰能力优异，被广泛的用于线路的差错控制。

生成CRC码的基本原理：任意一个由二进制位串组成的代码都可以和一个系数仅为‘0’和‘1’取值的多项式一一对应。例如：代码1010111对应的多项式为x⁶+x⁴+x²+x+1，而多项式为x⁵+x³+x²+x+1对应的代码101111。

CRC码集选择的原则：若设码字长度为N，信息字段为K位，校验字段为R位(N＝K+R)，则对于CRC码集中的任一码字，存在且仅存在一个R次多项式g(x)，使得

V(x)＝A(x)g(x)＝xRm(x)+r(x)；

其中：m(x)为K-1次信息多项式，r(x)为R-1次校验多项式，

g(x)称为生成多项式：

g(x)＝g⁰+g^1x1+g^2x2+...+g^(R-1)x(R-1)+g^RxR

发送方通过指定的g(x)产生CRC码字，接收方则通过该g(x)来验证收到的CRC码字。

下面列出了一些标准的CRC和其多项式：

CRC-4：X⁴+X+1

CRC-12：x¹²+x¹¹+x³+x+1

CRC-16：x¹⁶+x¹⁵+x²+1

CRC-ITU：x¹⁶+x¹²+x⁵+1

CRC-32：x³²+x²⁶+x²³+...+x²+x+1

CRC-32c：x³²+x²⁸+x²⁷+...+x⁸+x⁶+1

发明内容

本发明目的在于克服MAC层数据流可以线速10G/b发送并及时添加基于CRC-32的FCS校验信息。

一种基于FPGA的万兆以太网数据帧的填充校验方法，包含以下步骤：

A、状态机启动由上游发送请求进行触发，数据被向前推进，进入第一次格式处理；

B、对有效数据进行bytes计算，大于或等于最小帧进入步骤D操作，否则，执行步骤C；

C、根据所需发送的有效数据流的帧长度补齐到最小帧长度；

D、应用并行64位CRC-32电路和串行8位CRC-32电路对填充后的有效数据流或原始数据流进行流水校验，8位CRC-32电路流水校验64位CRC-32电路和非完整周期的有效数据流，校验结果进行简单编码后形成FCS，填充到有效数据流结尾，将数据流推进到下游模块发送；

E、在等待IFG个周期后，重新进入空闲状态，重复这一过程。

本发明的一种优选技术方案在于：所述C步骤数据填充时采用7路并行流水数据、采用一个64位CRC-32电路和一个8位CRC-32电路。

本发明的再一种优选技术方案在于：数据发送时采用乒乓模式校验MAC层发送方的8条lane的有效数据流。

借助于本发明的技术方案，能够生成并发送符合万兆以太网MAC层的数据帧，并无延时的将校验后的数据帧推进到下一总线或缓冲区。

附图说明

图1为MAC层填充及校验的状态机转换过程；