[发明专利]一种测试芯片的方法及装置

说明书

技术领域

本发明涉及芯片测试技术领域，特别涉及一种测试芯片的方法及装置。

背景技术

芯片验证及测试对于芯片的量产是非常重要的环节，对每颗芯片在出货前都要进行功能性测试，以保证出货芯片的良率，而这个测试过程也直接影响了芯片的成本。

传统的芯片验证测试方法包括了中间对晶圆的数字逻辑部分的测试，简称CP，终端的数字和模拟测试，简称终端测试(FT，Final Test)测试或者操纵台测试(BBT，Bench Board Test)软件测试。FT测试需要专门的芯片测试厂家来完成，这样，需要支付FT厂家每颗芯片的测试费用，而这笔费用也是比较昂贵的；而采用BBT软件对芯片进行测试时，需要一套完整的在芯片处于正常运行模式的软件系统，通过软件的方式遍历所有的芯片模块，来测试芯片是否正常，这样存在的问题是，测试时间较长，而较长的测试时间，同样影响了芯片的成本，另外测试中有些判断模块功能的标准不够严谨。

可见，现有的对出货前的芯片进行测试的成本很高，测试周期长，效率低。

发明内容

本发明实施例提供一种测试芯片的方法及装置，以降低对出货前芯片的测试成本，提高测试效率。

本发明实施例提供了一种测试芯片的方法，包括：在每个被测集成电路IC芯片内设置用于测试芯片正常逻辑功能的内建自测BIST电路；所述方法还包括：

被测IC芯片通过数据转换逻辑电路接收来自主控IC芯片的自测试控制信号，进入自测模式；

被测IC芯片中的内建自测电路通过数据转换逻辑电路接收来自主控IC芯片的测试数据指令及测试数据，对所述被测IC芯片中的各模块逻辑功能进行测试，返回测试结果；

其中，所述数据转换逻辑电路，将来自主控IC芯片的测试数据指令及测试数据转换为串行信号后发送给被控IC芯片，将来自被控IC芯片的信号转换为并行信号后发送给主控IC芯片。

其中，所述数据转换逻辑电路为复杂可编程逻辑器件CPLD或者现场可编程门阵列FPGA。

其中，所述被测IC芯片中的逻辑功能包括以下之一或任意组合：芯片内部的存储区memory区域、以及芯片内部的模拟知识产权；

其中，所述芯片内部的存储区区域包括片内的只读存储器rom和可变存储器ram存储区；所述模拟知识产权包括：通用串行总线物理层模块bist test，数字转模拟信号模块dac，模拟转数字模块adc bist test，以及锁相环。

其中，被测IC芯片通过数据转换逻辑电路接收来自主控IC芯片的控制信号包括：使得内建自测电路状态的复位，以及令内建自测电路进入自测模式的控制信号。

其中，所述方法还包括：主控IC芯片将接收到的被测芯片的自测试的测试结果进行分析处理，并将分析处理结果反馈给测试人员。

本发明实施例还提供了一种测试芯片的装置，包括：主控IC芯片，设置有用于测试芯片正常逻辑功能的内建自测电路BIST的被测IC芯片，以及设置在所述主控IC芯片和被控IC芯片之间的数据转换逻辑电路，其中，

所述主控IC芯片，用于向被测试芯片发送逻辑状态控制信号和测试指令以及测试数据，并接收被测试IC芯片的自测试结果信息；

所述被测IC芯片，用于通过数据转换逻辑电路接收来自主控IC芯片的自测试控制信号，进入自测模式，通过数据转换逻辑电路接收来自主控IC芯片的测试数据指令及测试数据，对所述被测IC芯片中的各模块逻辑功能进行测试，返回测试结果信息；

所述数据转换逻辑电路，用于将来自主控IC芯片的测试数据指令及测试数据转换为串行信号后发送给被控IC芯片，将来自被控IC芯片的信号转换为并行信号后发送给主控IC芯片。

其中，所述数据转换逻辑电路为复杂可编程逻辑器件CPLD或者是FPGA。

其中，所述被测IC芯片中的逻辑功能包括以下之一或任意员组合：芯片内部的存储区memory区域、以及芯片内部的模拟知识产权；

其中，所述芯片内部的存储区区域包括片内的只读存储器rom和可变存储器ram存储区；所述模拟知识产权包括：通用串行总线物理层模块bist test，数字转模拟信号模块dac，模拟转数字模块adc bist test，以及锁相环。

其中，被测IC芯片通过数据转换逻辑电路接收来自主控IC芯片的控制信号包括：使得内建自测电路状态的复位，以及令内建自测电路进入自测模式的控制信号。