[发明专利]相变存储器及其形成方法

说明书

技术领域

本发明涉及半导体技术，尤其涉及一种相变存储器及其形成方法。

背景技术

相变存储器(PCM，Phase Change Memory)是一种新型的存储器，是在32nm工艺节点下最有可能取代闪存(Flash)的非挥发性存储器。其存储原理是相变材料发生相变在高阻态和低阻态之间转换，以实现存储功能。一般的，通过施加电信号产生热量，使得相变材料在低阻的结晶态和高阻的非晶态之间相互转换。最常用的相变材料是硫族化合物，特别是锗-锑-碲(GST，Ge₂Sb₂Te₅)。

现有技术的相变存储器一般采用N型掺杂的掩埋层(NBL，N type BuriedLayer)作为字线，图1至图3示出了现有技术的一种相变存储器的形成方法。

如图1所示，提供半导体衬底10，在所述半导体衬底10上形成光刻胶层11并对其进行图形化，定义出掩埋层的图形。

如图2所示，以所述图形化后的光刻胶层11为掩膜对所述半导体衬底10进行离子注入，在所述半导体衬底10中形成掩埋层12。注入离子一般为N型离子，最常用的为砷离子。之后将所述图形化后的光刻胶层11去除。

如图3所示，在所述掩埋层12上依次形成PN结13和相变材料14。所述PN结13的形成方法一般为外延生长，包括P型掺杂层和N型掺杂层，二者构成PN结。所述相变材料14的形成方法可以为化学气相沉积(CVD)、物理气相沉积(PVD)等，其材料一般为GST。

上述方法采用离子注入形成掩埋层12，在离子注入的过程中会对所述半导体衬底10的表面造成损伤，破坏其晶格结构，使得后续在使用外延生长形成PN结13时，外延生长形成的膜层质量较差，从而影响PN结13的导通电阻等性能，进而影响在使用过程中通过PN结13施加至所述相变材料14的电压及产生的热量，导致整个相变存储器的性能下降。而且通过离子注入形成的掩埋层12的掺杂浓度的均匀性较差，同样也会影响相变存储器的性能。

发明内容

本发明解决的问题是相变存储器中的PN结的膜层质量较差，而且掩埋层的掺杂浓度均匀性较差的问题。

为解决上述问题，本发明提供了一种相变存储器的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成沟槽；

在所述沟槽中外延生长形成第一外延层，所述第一外延层为N型掺杂或P型掺杂的半导体材料。

可选的，所述相变存储器的形成方法还包括：在所述第一外延层上外延生长形成第二外延层，所述第二外延层为非掺杂的半导体材料。

可选的，所述第二外延层的形成过程和所述第一外延层的形成过程是非原位的。

可选的，所述第二外延层的厚度为至

可选的，所述第二外延层的厚度为至

可选的，使用第一选择性外延生长形成所述第一外延层。

可选的，在所述第一选择性外延生长过程中引入磷离子，砷离子，或锑离子。

可选的，所述第一选择性外延生长的反应物包括：硅烷(SiH₄)和二氯二氢硅(SiH₂Cl₂)中的一种，砷烷(AsH₃)和磷烷(PH₃)中的一种，氯化氢(HCl)和氢气(H₂)。

可选的，所述SiH₄或SiH₂Cl₂的流量(gas flow rate)为1sccm至1000sccm，所述AsH₃或PH₃的流量为1sccm至1000sccm，所述HCl的流量为1sccm至1000sccm，所述H₂的流量为0.1slm至100slm。

可选的，在所述第一选择性外延生长过程中引入硼离子或铟离子。

可选的，所述第一选择性外延生长的反应温度为550℃至1100℃，反应压强为0.1Torr至100Torr。

可选的，使用第二选择性外延生长形成所述第二外延层。

可选的，所述第二选择性外延生长的反应温度低于所述第一选择性外延生长的反应温度。

可选的，所述第二选择性外延生长的反应压强低于所述第一选择性外延生长的反应压强。

可选的，所述第二选择性外延生长的反应物的流速(gas velocity)大于所述第一选择性外延生长的反应物的流速。