[发明专利]一种低压埋沟VDMOS器件

说明书

技术领域

一种低压埋沟VDMOS器件，属于半导体器件技术领域。

背景技术

功率MOSFET(金属氧化物半导体场效应晶体管)是在MOS集成电路工艺基础上发展起来的新一代电力开关器件。垂直双扩散金属氧化物半导体(VDMOS)器件具有输入阻抗高、开关速度快、工作频率高、电压控制、热稳定性好等一系列独特特点，目前已在开关稳压电源、高频加热、计算机接口电路以及功率放大器等方面获得了广泛的应用。

VDMOS(垂直双扩散金属氧化物半导体场效应晶体管)器件虽然在低压应用领域，可以得到较理想的导通电阻和开关特性，但是随着集成电路应用的电源电压不断降低，由功率器件导通电阻产生的导通损耗成为制约整个电路系统能效的一个瓶颈，所以使低压功率器件获得较低的导通损耗一直是功率器件不断向前发展的一个方向。

传统的VDMOS器件，如图1所示，其中多晶硅栅电极极9采用的是平面栅结构，电流在流向与栅表面平行的沟道时，多晶硅栅电极9下面的P型体区5由半导体表面反型形成的反型层沟道是电流的必经之路，它成为电流通道上的一个串联电阻，并且在低压时VDMOS沟道电阻远远大于JFET电阻，成为VDMOS导通电阻最大组成部分。正是由于这个反型层沟道形成的沟道电阻的存在，使得传统低压VDMOS器件难以获得较低的导通损耗。

文献B.Jayant Baliga，Fellow IEEE，Tsengyou Syau and Prasad Venkatraman，TheAccumulation-Mode Field-Effect Transistor A New Ultralow On-Resistance MOSFET，IEEEELECTRON DEVICE LETTERS，VOL.13，NO.8，AUGUST 1992，提供了一种沟槽栅积累型超低导通电阻MOSFET器件，如图2所示，其中多晶硅栅采用了沟槽栅3结构代替平面栅结构，该结构中不存在P型体区并且沟槽栅3一直延伸到N⁺漏区1，通过侧壁氧化等一系列特殊加工，侧壁氧化层外侧的N^-外延层区2内形成了垂直于硅片表面的沟道。工作时电流从N⁺源区4直接流进垂直沟道而进入N⁺漏区1，使得原胞密度增加，改善了器件的导通特性，降低了导通电阻，从而获得了较低的导通损耗。但是此种结构对制造工艺提出了更高的要求，并且反向漏电流大。

发明内容

本发明提供一种低压埋沟VDMOS器件，该器件结构与传统的VDMOS结构类似，采用平面工艺制作，并且在制备深P体去时使用高能离子注入取代传统的双扩散工艺，仅使用4张光刻版。耐压可达30V以上，泄漏电流水平与传统结构基本相当，而比导通电阻仅为95μΩ·cm²，远小于传统结构的600μΩ·cm²。

本发明技术方案如下：

一种低压埋沟VDMOS器件，其基本结构如图3所示，包括金属化漏极1、N⁺衬底2、N^-外延层3、深P体区5、N型重掺杂区6、P型重掺杂区7、栅氧化层8、多晶硅栅电极9、金属化源极10。金属化漏极1位于N⁺衬底2背面，N^-外延层3位于N⁺衬底2正面。两个深P体区5位于N^-外延层3上部的两侧，深P体区5的外侧部分通过P型重掺杂区7与金属化源极10相连；深P体区5的内侧部分通过N型重掺杂区6与金属化源极10相连。两个N型重掺杂区6之间的N^-外延层3的表面是栅氧化层8，栅氧化层8的表面是多晶硅栅电极9，多晶硅栅电极9与金属化源极10之间是隔离介质。所述深P体区5采用高能离子注入工艺制作；所述栅氧化层8的厚度在5～30纳米之间。

上述技术方案中：

深P体区5采用高能硼离子注入，注入能量为50KeV～150KeV且注入剂量在3×10¹²～5×10¹³cm^-2之间；N型重掺杂区6采用砷离子注入或砷离子扩散，砷离子能量为10KeV～30KeV且剂量为2×10¹⁹～9×10¹⁹cm^-3之间；P型重掺杂区7采用硼离子注入或硼离子扩散，硼离子能量为20～40KeV且剂量为2×10¹⁹～2×10²⁰cm^-3之间。