[发明专利]双镶嵌结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术，尤其涉及一种双镶嵌结构的形成方法。

背景技术

随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电流密度不断增大，要求的响应时间不断减小，传统铝互连线已经不能满足要求，工艺尺寸小于130nm以后，铜互连线技术已经取代了铝互连线技术。与铝相比，金属铜的电阻率更低，铜互连线可以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件的可靠性。当前主流的铜互连线技术为双镶嵌技术(Dual Damascene)。

金属铜作为互连线材料也有缺点，铜容易扩散进入衬底或者介质层中，在铜互连层形成后，需要在其上形成介质帽盖层来防止其扩散。但是铜与常用的介质帽盖层材料之间的附着力较差，因此仍会导致铜元素扩散进入其周围的介质层中，使得相邻的互连线之间的击穿电压(Voltage Breakdown，VBD)降低，导致器件的时间相关电介质击穿(TDDB，Time Dependent DielectricBreakdown)问题。

为了解决铜与介质帽盖层之间的粘附问题，常用的解决方法是在形成双镶嵌结构之后在其上形成钴钨磷材质的金属帽盖，以此来防止铜扩散，避免电迁移，具体可以参见申请号为200510105104.x的中国专利公开的一种金属帽盖的形成方法。

图1示出了现有技术形成的一种双镶嵌结构的剖面示意图，包括：半导体衬底10；介质层11，覆盖所述半导体衬底10，所述介质层11一般为低k(low k)介质层或超低k(ultra low k)介质层；所述介质层11中形成有开口，所述开口可以是通孔，或双镶嵌结构中的通孔和沟槽的组合结构，所述开口中填充有铜栓塞12；所述铜栓塞的表面覆盖有钴钨磷13。所述钴钨磷13的形成方法一般是使用含钴、含钨和含磷的镀液无电镀敷形成的，由于在刻蚀形成所述开口过程中会对开口侧壁的介质层11造成损伤，金属离子14特别是钴离子容易扩散进入所述介质层11中。由于低k材料和超低k材料比较疏松，其中具有大量的空洞，因此更容易导致金属离子14的扩散，造成TDDB问题，影响双镶嵌结构的可靠性。

发明内容

本发明解决的问题是在形成钴钨磷的过程中，金属离子容易扩散进入介质层，影响双镶嵌结构的可靠性。

为解决上述问题，本发明提供了一种双镶嵌结构的形成方法，包括：

提供半导体衬底，所述半导体衬底上依次形成有第一介质层和第二介质层；

在所述第二介质层中形成沟槽(trench)，在所述沟槽底部的第一介质层中形成通孔(via)；

在所述沟槽和通孔中填充金属铜；

在所述金属铜的表面形成钴钨磷；

去除所述第二介质层；

在所述第一介质层上、所述金属铜的侧壁形成第三介质层。

可选的，所述第一介质层的材料为低k材料或超低k材料。

可选的，所述第二介质层和第一介质层的材料不同，所述第二介质层的介电常数大于所述第一介质层的介电常数。

可选的，所述第二介质层的材料选自氮化硅、氧化硅或黑钻石(BD，BlackDiamond)。

可选的，所述第二介质层的厚度等于所述沟槽的深度。

可选的，所述第三介质层的材料为低k材料或超低k材料。

可选的，所述第三介质层为胶状的低k材料或超低k材料，旋涂(spin on)形成所述第三介质层。

可选的，所述第三介质层的材料为SiLK，聚酰亚胺(polyimide)，降冰片烯聚合物(polynorbornenes)，苯环丁烯(Benzocyclobutene)或聚四氟乙烯(PTFE)。

可选的，在旋涂形成所述第三介质层之后，还包括：对所述第三介质层进行冻结。

可选的，对所述第三介质层进行冻结包括：对所述第三介质层进行曝光和/或烘焙。

与现有技术相比，本发明具有以下优点：