[发明专利]一种LED显示屏信号级联系统

权利要求书

1.一种LED显示屏信号级联系统，包括控制单元和多级LED显示箱体，其特征在于，控制单元与多级LED显示箱体之间设有屏体控制器，屏体控制器与第一级LED显示箱体之间通过DVI线信号连接，相邻两级的LED显示箱体之间通过DVI线信号连接；各个LED显示箱体内分别设有用于接收屏体控制器发出的信号的接收卡，屏体控制器还连接有DVI视频源。

2.根据权利要求1所述一种LED显示屏信号级联系统，其特征在于，所述屏体控制器内部包括FPGA、DVI接收器、DVI发送器、数据缓存模块和控制信息模块，DVI接收器、FPGA和DVI发送器依次连接，DVI接收器通过DVI入口模块与DVI视频源连接，DVI发送器通过DVI出口模块与第一级LED显示箱体连接，DVI出口模块还与FPGA连接；FPGA连接有暂存数据用的数据缓存模块；FPGA连接有控制信息模块，控制信息模块通过USB接口与控制单元连接。

3.根据权利要求2所述一种LED显示屏信号级联系统，其特征在于，所述数据缓存模块包括两个并联设置的SDRAM存储器，各SDRAM存储器分别与FPGA连接，各SDRAM存储器的型号为MT48LC4M32B2P-7IT。

4.根据权利要求2所述一种LED显示屏信号级联系统，其特征在于，所述控制信息模块为USB转UART芯片。

5.根据权利要求2所述一种LED显示屏信号级联系统，其特征在于，所述屏体控制器内，DVI接收器的型号为SiI1161CTU，DVI发送器的型号为SiI164CTG64，FPGA的型号为Cyclone III FPGA-EP3C16F484C8N。

6.根据权利要求1所述一种LED显示屏信号级联系统，其特征在于，所述接收卡内部包括TMDS扇出开关、DVI接收器、FPGA、SDRAM存储器和连接器，TMDS扇出开关、DVI接收器和FPGA依次连接，TMDS扇出开关通过DVI入口模块与屏体控制器或上一级的LED显示箱体连接，TMDS扇出开关通过DVI出口模块与下一级的LED显示箱体连接；FPGA连接有暂存数据用的SDRAM存储器；FPGA连接有用于传输驱动LED显示屏数据的连接器；FPGA还分别与DVI入口模块和DVI出口模块连接。

7.根据权利要求6所述一种LED显示屏信号级联系统，其特征在于，所述接收卡内，DVI接收器的型号为SiI1161CTU，DVI发送器的型号为SiI164CTG64，FPGA的型号为Cyclone III FPGA EP3C16F484C8N，TMDS扇出开关为带有电缆驱动器的2进4出转换扇出开关，TMDS扇出开关的型号为MAX3845，SDRAM存储器的型号为MT48LC4M32B2P-7IT。