[发明专利]一种抗单粒子翻转和单粒子瞬态脉冲的半动态触发器

说明书

技术领域

本发明属于集成电路技术领域，具体涉及一种抗单粒子翻转和单粒子瞬态脉冲的半动态触发器。

背景技术

单粒子效应已成为航空航天领域电子系统主要可靠性问题之一。影响触发器的单粒子效应主要有单粒子翻转和单粒子瞬态脉冲。作为时序逻辑电路基本单元的触发器，因单粒子效应导致数字电路失效(N.Seifert，X.Zhu，and L.W.Massengill.Impact of scaling on soft-error rates in commercial microprocessors[J].IEEE Trans.Nucl.Sci.，2002，vol.49，pp.2345-2352.)，故需要对触发器进行抗单粒子翻转和单粒子瞬态脉冲加固，提高系统的抗辐射性能。延时短、功耗低的触发器是高性能数字系统的基本单元。

Fabian Klass等在《IEEE JOURNAL OF SOLID-STATE CIRCUITS》(1999年5月第34卷第5期)上发表的“A New Family of Semidynamic and DynamicFilp-Flops with Embedded Logic for High-Performance Processors”一文中提出半动态触发器，该电路使用单相时钟和条件关闭技术，具有良好的稳定性及较小的延时，但未进行抗辐射加固。T.Calin等在《IEEE TRANSACTIONS ON NUCLEARSCIENCE》(1996年12月第43卷第6期)上发表“Upset Hardened Memory Designfor Submicron CMOS Technology”，文中提出的DICE型主从D触发器具有抗单粒子翻转加固能力，但不具有单粒子瞬态脉冲加固能力，且延时较大。WeizhongWang和Haiyan Gong在《IEEE TRANSACTIONS ON NUCLEAR SCIENCE》(2004年12月第51卷第6期)上发表“Sense Amplifier Based RADHARD FlipFlop Design”，文中提出一种基于灵敏放大器的抗辐射加固触发器，该电路具有抗单粒子翻转和单粒子瞬态脉冲能力，输出节点Q和QN对称，但是面积比较大。

发明内容

本发明目的在于克服上述现有技术不足，提供一种抗单粒子翻转和单粒子瞬态脉冲的半动态触发器，以应用于抗辐射高速集成电路。

为达到上述目的，本发明采用的技术方案是：包括脉冲产生电路、主锁存电路、中间级和从锁存电路，整个触发器顶层对外有三个输入端口和两个输出端口，三个输入端口分别接时钟信号和互补数据输入信号，输出端口接互补数据输出信号，其中：脉冲产生电路和时钟信号、互补数据输入信号及主锁存电路相连；主锁存电路和时钟信号、脉冲产生电路及中间级连接；中间级和时钟信号、主锁存电路及从锁存电路连接；从锁存电路和中间级及数据输出信号连接。

本发明脉冲产生电路包括与时钟信号连接的时钟信号输入端、与数据输入信号连接的数据输入信号端、与互补数据输入信号连接的互补数据输入端；脉冲产生电路的第一、第二、第三和第四输出端分别与主锁存电路的第一、第二、第三和第四输入端相连。

所述主锁存电路包括与时钟信号连接的时钟信号输入端，主锁存电路的第一、第二、第三和第四输入端分别与脉冲产生电路的第一、第二、第三和第四输出端相连；

主锁存电路的第一、第二、第三和第四输出端分别与中间级的第一、第二、第三和第四输入端相连。

所述中间级包括与时钟信号连接的时钟信号输入端端，中间级的第一、第二、第三和第四输入端分别与主级锁存电路的第一、第二、第三和第四输出端相连；

中间级的第一、第二、第三和第四输出端分别与从锁存电路的第一、第二、第三和第四输入端相连。

所述从锁存电路的第一、第二、第三和第四输入端分别与中间级的第一、第二、第三和第四输出端相连；

从锁存电路的输出包括第一、第二、第三、第四输出端，其中第一输出端与数据输出信号相连、第二输出端与互补数据输出信号相连。

根据TSMC 0.18μm工艺模拟结果，本发明可以实现翻转阈值LET_th大于500MeV/(mg·cm²)；实现与传统半动态触发器同样的条件关闭能力，省去延时单元和与非门电路，进一步减小延时；实现互补输出端Q和QB对称、延时相等、驱动能力相同；采用单相时钟和小时钟摆幅技术，时钟网络简单可靠，功耗明显减小。