[发明专利]半导体装置

说明书

技术领域

本发明涉及一种半导体装置。

背景技术

IC(Integrated Circuit：集成电路)、LSI(Large-ScaleIntegration：大规模集成电路)等半导体装置一般为了防止由ESD(Electro-Static Discharge：静电放电)引起的破坏而在内部和外部设置有ESD保护电路。特别地，设置于半导体装置内部的ESD保护电路的主要目的在于防止在将该半导体装置安装在电路基板上之前进行处理时等所产生的ESD破坏。

例如，在专利文献1的图13中，公开了一种包括RC延迟电路、反相器(反转电路)以及NMOS(N-channel Metal-OxideSemiconductor：N沟道金属氧化物半导体)晶体管的ESD保护电路(电源端子保护电路)。在该ESD保护电路中，构成RC延迟电路的电阻以及电容器(Capacitor)的连接点经由反相器与NMOS晶体管的栅极相连接，该NMOS晶体管夹在电源端子VDD与接地端子GND之间。并且，当由于ESD而产生例如以电源端子VDD侧为正的浪涌电压时，NMO S晶体管导通与电阻和电容器的时间常数相应的期间，来防止浪涌电流流到ESD保护电路以外的内部电路中。

另外，例如，在专利文献2的图3中，公开了一种经由串联连接的三个反相器来连接RC-滤波器(相当于专利文献1中的RC延迟电路)与NMOS晶体管的ESD保护电路。在该ESD保护电路中，对上述ESD保护电路追加的两个反相器构成了用于缓冲对NMOS晶体管的栅极的输入的前级驱动器。

这样，通过使NMOS晶体管导通与电阻和电容器的时间常数相应的期间来泄放浪涌电流，从而能够保护半导体装置的内部电路免于ESD破坏。

专利文献1：日本特开2005-93496号公报

专利文献1：日本特开2007-142423号公报

发明内容

发明要解决的问题

在上述ESD保护电路中，在对半导体装置施加电源电压的通电过程中，通过使NMOS晶体管截止来防止误动作。然而，在电源电压不稳定而进行变动的情况下，根据该电压变动的急剧程度与电阻和电容器的时间常数之间的关系，有时也会与ESD浪涌的情况同样地使NMOS晶体管导通。

因此，由噪声等引起的电源电压的瞬间变动也会成为半导体误动作的原因。特别是对于用于对其它电路提供电源的电源IC，还存在无法提供稳定的电源的情况，因此该问题更明显。

用于解决问题的方案

以解决上述问题为主的本发明是一种半导体装置，其特征在于，具备：第一电源端子和第二电源端子；内部电路，其连接在上述第一电源端子与上述第二电源端子之间；以及保护电路，其在上述第一电源端子与上述第二电源端子之间与上述内部电路并联连接，其中，上述保护电路具备：电阻与第一电容器的串联电路，该串联电路在上述第一电源端子与上述第二电源端子之间与上述内部电路并联连接；第一MOS晶体管，其与上述串联电路并联连接，并且根据上述电阻与上述第一电容器的连接点的电压来对该第一MOS晶体管进行控制；以及开关电路，其与上述电阻并联连接，在对上述第一电源端子与上述第二电源端子之间施加电源电压之后延迟接通上述开关电路来改变使上述连接点的电压以使上述第一MOS晶体管截止。

通过附图和本说明书的记载来明确本发明的其它特征。

发明的效果

根据本发明，能够保护半导体装置的内部电路免于ESD破坏，并且防止由电源电压的瞬间变动而引起的误动作。

附图说明

图1是表示本发明的一个实施方式中的具备ESD保护电路的半导体装置的结构的电路框图。

图2是示出开关电路21的具体结构的一例、并且说明在不通电时对电源端子施加ESD浪涌电压的情况下的ESD保护电路的动作的图。

图3是说明在不通电时对I/O端子施加正的ESD浪涌电压的情况下的ESD保护电路的动作的图。

图4是说明在不通电时对I/O端子施加负的ESD浪涌电压的情况下的ESD保护电路的动作的图。

图5是表示ESD保护电路的其它结构例的电路框图。

附图标记说明