[发明专利]半导体元件的制作方法及半导体元件

说明书

技术领域

本发明涉及一种半导体元件的制作，且特别是涉及制作一(或部分的)鳍式场效应晶体管(FinFET)的方法。

背景技术

随着半导体工业已进展至纳米技术工艺节点以追求更高的元件密度、更佳的性能、及更低的成本，已在三维设计(例如，鳍式场效应晶体管)的发展中造成制作与设计上的挑战。栅极提供于鳍状结构上(例如，栅极包着鳍状结构)。在沟道的两侧上具有栅极有助于自两侧来对沟道进行栅极控制。鳍式场效应晶体管的更进一步的好处包括减少短沟道效应(short channel effect)及较高的电流。

此外，许多材料已应用于互补式金属氧化物半导体(CMOS)技术中的栅电极及栅极介电层。CMOS元件一般形成有栅极氧化层及多晶硅栅电极。随着特征尺寸持续缩小，为了增进元件的性能，已有将栅极氧化层及多晶硅栅电极置换成高介电常数栅极介电层及金属栅电极的需求。已有人实施栅极最后(gate last)(或栅极置换)方法以处理金属材料上的高温工艺问题。

因此，业界亟需在栅极最后工艺中制作FinFET元件的方法。

发明内容

为克服现有技术的缺陷，本发明一实施例提供一种半导体元件的制作方法，包括：在一基底的第一区及第二区中分别形成第一及第二鳍状结构；在该第一及第二鳍状结构上分别形成第一及第二栅极结构，该第一及第二栅极结构分别包括第一及第二多晶硅栅极；在该基底上形成一层间介电层；在该层间介电层上进行一化学机械研磨以露出该第一及第二多晶硅栅极；形成一保护层以保护该第一栅极结构的该第一多晶硅栅极；移除该第二栅极结构的该第二多晶硅栅极，因而形成一第一沟槽；移除该保护层；部分移除该第一栅极结构的该第一多晶硅栅极，因而形成一第二沟槽；形成一功函数金属层，部分填充该第一沟槽及该第二沟槽；形成一填充金属层，填充该第一沟槽的余留的部分及该第二沟槽的余留的部分；以及移除位于该第一沟槽及该第二沟槽外的该功函数金属层及该填充金属层。

本发明一实施例提供一种半导体元件的制作方法，包括：在一基底的第一及第二区中分别形成第一及第二鳍状结构；在该第一及第二鳍状结构上分别形成第一及第二栅极结构，该第一及第二栅极结构分别包括第一及第二多晶硅栅极；在该基底上形成一层间介电层；在该层间介电层上进行一化学机械研磨以露出该第一及第二多晶硅栅极；分别部分移除该第一及第二栅极结构的该第一及第二多晶硅栅极，因而在该第一及第二栅极结构中分别形成第一及第二沟槽；形成一保护层以保护该第一栅极结构的该第一多晶硅栅极之一余留部分；自该第二栅极结构移除该第二多晶硅栅极之一余留部分，因而延伸了该第二沟槽；移除该保护层；形成一功函数金属层，部分填充该第一及第二沟槽；形成一填充金属层，填充该第一沟槽的余留的部分及第二沟槽的余留的部分；以及移除位于该第一及第二沟槽外的该功函数金属层及该填充金属层。

本发明一实施例提供一种半导体元件，包括：一基底，具有第一及第二区；第一及第二鳍状结构，分别设置于该基底的该第一及第二区中；第一及第二栅极结构，分别设置于该第一及第二鳍状结构之上；其中，该第一栅极结构包括：一第一高介电常数介电层；一掺杂多晶硅层，设置于该第一高介电常数介电层之上；一第一功函数金属层，设置于该掺杂多晶硅层之上；以及一第一填充金属层，设置于该第一功函数金属层之上；其中，该第二栅极结构包括：一第二高介电常数介电层；一第二功函数金属层，设置于该第二高介电常数介电层之上，该第二功函数金属层的材质与该第一功函数金属层的材质相同；以及一第二填充金属层，设置于该第二功函数金属层之上，该第二填充金属层的材质与该第一填充金属层的材质相同。

本发明实施例的半导体元件的制作方法得到的半导体元件以及本发明实施例提出的半导体元件具有较高的金属栅极应力敏感度。

附图说明

图1显示根据本发明一实施例的鳍式场效应晶体管(FinFET)元件的立体图。

图2显示根据本发明一实施例制作半导体元件的方法流程图。

图3-图12显示根据图2的方法所制作的具有n型及p型鳍式场效应晶体管元件的半导体元件的工艺剖面图。

图13显示根据本发明另一实施例的方法制作半导体元件的方法流程图。

图14-图18显示根据图13的方法所制作的具有n型及p型鳍式场效应晶体管元件的半导体元件的工艺剖面图。

【主要附图标记说明】

100～鳍式场效应晶体管元件；

102、306～基底；

104、106、308、310～鳍状结构；

108、312～浅沟槽绝缘结构；